Title:
送信デジタル−アナログ変換器（ＤＡＣ）スパー減衰
Document Type and Number:
Japanese Patent JP2018509685
Kind Code:
A
Abstract:
送信デジタル-アナログ変換器(DAC)スパーを減衰させるための方法および装置が提供される。方法は、基準電圧が増幅器に注入されると開始する。次に、接地低ドロップアウトレギュレータの出力が測定され、次いで基準電圧と比較される。次いで比較の結果に基づいて増幅器の出力が調整される。基準電圧の方が接地低ドロップアウトレギュレータの出力よりも高い場合、増幅器の出力が接地に調整される。基準電圧の方が接地低ドロップアウトレギュレータの出力よりも低い場合、基準電圧と一致するように増幅器の出力が調整される。
Inventors:
Dongwon Seo
Yang Yu
Hong Hao Ji
Tongyu Sung
Ganesh Sari Paris
Shahin Medizad Tareye
Yang Yu
Hong Hao Ji
Tongyu Sung
Ganesh Sari Paris
Shahin Medizad Tareye
Application Number:
JP2017538998A
Publication Date:
April 05, 2018
Filing Date:
February 12, 2016
Export Citation:
Assignee:
Qualcomm, Inc.
International Classes:
G05F1/56
Attorney, Agent or Firm:
Yasuhiko Murayama
Kuroda Shinpei
Kuroda Shinpei