Title:
半導体デバイス
Document Type and Number:
Japanese Patent JPWO2008075625
Kind Code:
A1
Abstract:
基板表面に配置されたソース電極およびドレイン電極；前記ソース電極と前記ドレイン電極とを分断するチャネルギャップ；前記ソース電極および前記ドレイン電極、ならびに前記チャネルギャップ上に配置された有機半導体層；前記有機半導体層上に配置された絶縁膜；前記絶縁膜上に配置されたゲート電極；および前記有機半導体層を規定するバンクを有し、前記バンクの前記基板表面からの高さは、前記チャネルギャップの基板表面からの高さよりも高く、かつ前記バンクには溝が形成されている有機半導体素子Ａと、前記有機半導体素子Ａのバンクに形成された溝を介して、前記有機半導体素子Ａのゲート電極と接続しているソース電極またはドレイン電極を有する有機半導体素子Ｂとを含む、半導体デバイスを提供する。
Inventors:
Hidehiro Yoshida
Hisao Nagai
Yoshiro Kitamura
Hisao Nagai
Yoshiro Kitamura
Application Number:
JP2008517255A
Publication Date:
April 08, 2010
Filing Date:
December 14, 2007
Export Citation:
Assignee:
Panasonic Corporation
International Classes:
H01L21/8234; H01L21/336; H01L27/08; H01L27/088; H01L29/786; H01L51/05; H01L51/50
Attorney, Agent or Firm:
Koichi Washida