Title:
半導体装置及びその製造方法
Document Type and Number:
Japanese Patent JPWO2010047227
Kind Code:
A1
Abstract:
素子を含む半導体基板と、第１絶縁層及び前記素子に電気的に接続された第１配線を含み、半導体基板の片面に設けられた第１構造層と、第１絶縁層及び第１配線と電気的に接続された第２配線を含み、第１構造層上に積層された、第１構造層より厚い第２構造層と、第３絶縁層および第３配線を含み、半導体基板の第１構造層が設けられた面の反対面に設けられた第３構造層とを有する半導体装置。
Inventors:
Katsutoshi Kikuchi
Shintaro Yamado
Shintaro Yamado
Application Number:
JP2010534768A
Publication Date:
March 22, 2012
Filing Date:
October 07, 2009
Export Citation:
Assignee:
NEC
International Classes:
H01L23/52; H01L21/3205
Attorney, Agent or Firm:
Akio Miyazaki
Ishibashi Masayuki
Masaaki Ogata
Ishibashi Masayuki
Masaaki Ogata