Title:
デジタルアナログ変換回路及び表示装置のデータドライバ
Document Type and Number:
Japanese Patent JPWO2012121087
Kind Code:
A1
Abstract:
参照電圧の総数を削減するデジタルアナログ変換回路（ＤＡＣ）を提供する。ＤＡＣはＮ個の参照電圧とｎビット（ｎ≧４）のデジタル信号を入力し第１乃至第３の電圧を選択する第１のデコーダ（１０）と、前記第１乃至第３の電圧を入力し（第１の電圧＋第２の電圧＋２×第３の電圧）／４の電圧レベルを出力する演算増幅器（６０）を備える。演算増幅器（６０）はｎビットのデジタル信号の２＾ｎ通りの組み合わせのそれぞれに対して基準レベルとなる第Ａレベルから第（Ａ−１＋２＾ｎ）レベルまでの２＾ｎ個の電圧レベルが出力可能とされ、Ｎ個の参照電圧は２＾ｎ個の出力電圧レベルである第Ａレベル乃至第（Ａ−１＋２＾ｎ）レベルに対して第Ａレベルから４レベル置きの電圧レベル：Ａ＋４ｋ（但し、ｋは０から２＾（ｎ−２）までの整数）に対応する｛１＋２＾（ｎ−２）｝個の参照電圧のうち第Ａレベル、第（Ａ＋４）レベル、第（Ａ−４＋２＾ｎ）レベル、第（Ａ＋２＾ｎ）レベルの４個の参照電圧と、前記第Ａレベルから４レベル置きの電圧レベルに対応する｛１＋２＾（ｎ−２）｝個の参照電圧のうち前記４個の参照電圧以外の｛−３＋２＾（ｎ−２）｝の参照電圧から予め定められた少なくとも１つの個数の参照電圧を間引いた、多くとも｛−４＋２＾（ｎ−２）｝の参照電圧を含み、Ｎは４以上、２＾（ｎ−２）である（図１）。
Inventors:
Hiroshi Do
Application Number:
JP2013503473A
Publication Date:
July 17, 2014
Filing Date:
March 01, 2012
Export Citation:
Assignee:
Renesas Electronics Corporation
International Classes:
H03M1/74; G02F1/133; G09G3/20; G09G3/30; G09G3/36; H01L51/50; H05B44/00
Attorney, Agent or Firm:
Kato Asamichi
Previous Patent: ADDITIVE FOR POLISHING AND HIGH DISPERSIVE POLISHING SLURRY
Next Patent: CHUCK TABLE MECHANISM
Next Patent: CHUCK TABLE MECHANISM