Title:
位相差検出回路及びクロック生成装置
Document Type and Number:
Japanese Patent JPWO2020031256
Kind Code:
A1
Abstract:
第１の信号源（１）から出力された第１の信号と第２の信号源（２）から出力された第２の信号とから、第３の信号を生成する第１の周波数変換器（１１）と、第１の信号源（１）から出力された第１の信号を遅延させ、第４の信号として出力する第１の遅延回路（１２）と、第２の信号源（２）から出力された第２の信号を遅延させ、第５の信号として出力する第２の遅延回路（１３）と、第１の遅延回路（１２）から出力された第４の信号と第２の遅延回路（１３）から出力された第５の信号とから、第３の信号の周波数と同じ周波数を有する第６の信号を生成する第２の周波数変換器（１４）と、第１の周波数変換器（１１）により生成された第３の信号の位相と、第２の周波数変換器（１４）により生成された第６の信号の位相との位相差を示す第７の信号を出力する比較器（１７）とを備え、判定回路（１９）が、比較器（１７）から出力された第７の信号に基づいて、第１の信号源（１）又は第２の信号源（２）における異常の発生を検出する。
Inventors:
Wada Taira
Kenichi Tajima
Kenichi Tajima
Application Number:
JP2020535366A
Publication Date:
December 17, 2020
Filing Date:
August 07, 2018
Export Citation:
Assignee:
Mitsubishi Electric Corporation
International Classes:
H03L7/085; H03D11/00
Attorney, Agent or Firm:
Sanno domestic and foreign patent office