Title:
命令エミュレーションプロセッサ、方法、およびシステム
Document Type and Number:
Japanese Patent JP6507435
Kind Code:
B2
Abstract:
A processor of an aspect includes decode logic to receive a first instruction and to determine that the first instruction is to be emulated. The processor also includes emulation mode aware post-decode instruction processor logic coupled with the decode logic. The emulation mode aware post-decode instruction processor logic is to process one or more control signals decoded from an instruction. The instruction is one of a set of one or more instructions used to emulate the first instruction. The one or more control signals are to be processed differently by the emulation mode aware post-decode instruction processor logic when in an emulation mode than when not in the emulation mode. Other apparatus are also disclosed as well as methods and systems.
Inventors:
Rush, William Sea.
Dixon, Martin G.
Santiago, Yasmine A.
Dixon, Martin G.
Santiago, Yasmine A.
Application Number:
JP2016175660A
Publication Date:
May 08, 2019
Filing Date:
September 08, 2016
Export Citation:
Assignee:
INTEL CORPORATION
International Classes:
G06F9/30; G06F9/38; G06F9/445
Domestic Patent References:
| JP2014182813A | ||||
| JP2000235489A | ||||
| JP2006302168A |
Other References:
邑中 雅樹,「第1章 組込みにおける仮想化」,組込みプレス,日本,(株)技術評論社,2009年12月10日,第17巻,第2頁-第12頁
インテル株式会社,インテル・アーキテクチャ・ソフトウェア・ディベロッパーズ・マニュアル 下巻:システム・プログラミング・ガイド,日本,CQ出版株式会社,1997年,第5章 第27頁
インテル株式会社,インテル・アーキテクチャ・ソフトウェア・ディベロッパーズ・マニュアル 下巻:システム・プログラミング・ガイド,日本,CQ出版株式会社,1997年,第5章 第27頁
Attorney, Agent or Firm:
Longhua International Patent Service Corporation