Title:
Resource administration in the multi-core architecture
Document Type and Number:
Japanese Patent JP6018021
Kind Code:
B2
Abstract:
A resource management and task allocation controller for installation in a multicore processor having a plurality of interconnected processor elements providing resources for processing executable transactions, at least one of said elements being a master processing unit, the controller being adapted to communicate, when installed, with each of the processor elements including the master processing unit, and comprising control logic for allocating executable transactions within the multicore processor to particular processor elements in accordance with pre-defined allocation parameters.
Inventors:
Lippet, Mark, David
Application Number:
JP2013122998A
Publication Date:
November 02, 2016
Filing Date:
June 11, 2013
Export Citation:
Assignee:
SYN0PSYS, INC.
International Classes:
G06F9/48; G06F9/38; G06F15/78; G06F15/80
Domestic Patent References:
| JP2003036179A |
Other References:
佐々木 敬泰,マルチプロセッサ用スケジューリング支援ハードウェアの提案とシミュレーション評価,電子情報通信学会論文誌 (J84-D-I),2001年11月 1日,第11号,p.1515-1531
鳥居 淳,順序付きマルチスレッドアーキテクチャのプログラミングモデルと評価,情報処理学会論文誌,日本,社団法人情報処理学会,1997年 9月15日,第38巻,第9号,p.1706-1716
本村 真人,順序付きマルチスレッド実行モデルの提案とその評価,情報処理学会論文誌,日本,社団法人情報処理学会,1996年 7月15日,第37巻,第7号,pp.1355-1366
鳥居 淳,順序付きマルチスレッドアーキテクチャのプログラミングモデルと評価,情報処理学会論文誌,日本,社団法人情報処理学会,1997年 9月15日,第38巻,第9号,p.1706-1716
本村 真人,順序付きマルチスレッド実行モデルの提案とその評価,情報処理学会論文誌,日本,社団法人情報処理学会,1996年 7月15日,第37巻,第7号,pp.1355-1366
Attorney, Agent or Firm:
Yuichi Yamada
Masakazu Noda
Hiroto Kido
Masato Ikeda
Masakazu Noda
Hiroto Kido
Masato Ikeda