決定論的順序でテストを実行すること

Japanese Patent JP2023514999

A

テスト対象システム（ＳＵＴ）における欠陥を検出および限局する方法は、縮小テスト空間の完全ｎワイズ・カバレッジを提供するテスト・ベクトルの初期テストを生成することを含む。方法は、テスト・ケースの初期セットを生成および実行して実行結果の第１のセットを取得することをさらに含む。方法は、実行結果の第１のセットに少なくとも一部基づいて、１つまたは複数のテスト・ケースが実行に失敗したと判断することをさらに含む。方法は、選択した失敗テスト・ケースから新たなテスト・ケースのセットを生成することをさらに含む。方法は、新たなテスト・ケースのセットを実行して実行結果の第２のセットを取得することをさらに含む。方法は、実行結果の第２のセットに少なくとも一部基づいて欠陥を検出および限局することをさらに含む。

JP7266147	A method and apparatus for building a test environment for a blockchain system
JP4979176	Panic message analyzer
WO/2008/021777	FORMAL VERIFICATION OF GRAPHICAL PROGRAMS

Hicks, Andrew
Lawlins, Ryan, Thomas
Furman, Deborah
Gildain, Michael

JP2022548937A

April 12, 2023

February 09, 2021

Click for automatic bibliography generation  

INTERNATIONAL BUSINESS MACHINES CORPORATION

G06F11/36

Tadashi Taneichi
Kataoka Tadahiko

Previous Patent: Dynamic Transparent Reconfiguration of Multitenant Graphics Processing Units

Next Patent: Method for manufacturing panobinostat