半導体装置及び電子機器

Japanese Patent JP2024016027

A

【課題】少ない消費電力で積和演算が可能な半導体装置を提供する。【解決手段】半導体装置が有する回路ＭＰに含まれている回路ＭＣは、トランジスタＭ１～Ｍ４と、容量素子Ｃ１と、を有し、トランジスタＭ１と、容量素子Ｃ１とによって保持部ＨＣを構成する。トランジスタＭ１～Ｍ４は、チャネルの上下にゲートを有するマルチゲート構造のｎチャネル型トランジスタとしており、トランジスタＭ１～Ｍ４のそれぞれは第１ゲートと第２ゲートとを有する。半導体基板、単結晶基板又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができ、このようなトランジスタによって回路を構成することで回路の低消費電力化又は回路の高集積化を図る。【選択図】図９

Hajime Kimura
Yoshimoto Kurokawa

JP2023173441A

February 06, 2024

October 05, 2023

Click for automatic bibliography generation  

Semiconductor Energy Laboratory Co., Ltd.

G06G7/60; G06N3/063; H01L21/336; H01L21/8234; H01L25/04; H01L29/786; H05B33/14; H10B12/00; H10B41/70; H10B63/10; H10K59/131; H10N70/20

Previous Patent: Transient cellular reprogramming to reverse cellular aging

Next Patent: Integrated urban mobility system