Title:
半導体装置
Document Type and Number:
Japanese Patent JP2024037809
Kind Code:
A
Abstract:
【課題】積和演算が可能な半導体装置を提供する。【解決手段】第１、第２メモリセルと、オフセット回路１１２と、を有する半導体装置は、第１メモリセルに第１アナログデータを保持し、第２メモリセルに参照アナログデータを保持し、第２アナログデータに応じた電位を選択信号として印加することで、第１アナログデータと第２アナログデータの積和に依存した電流を取得する。オフセット回路は、定電流回路ＣＩを有し、定電流回路はトランジスＴｒ４、Ｔｒ８タと、容量素子Ｃ３と、を有する。トランジスタＴｒ８の第１端子は、トランジスタＴｒ４の第１ゲートと、容量素子の第１端子とに電気的に接続され、トランジスタＴｒ４の第２ゲートは、容量素子の第２端子と、電気的に接続されている。トランジスタＴｒ４の第１ゲートと第２ゲートとの間の電位を容量素子で保持することによって、トランジスタＴｒ４のソース‐ドレイン間に流れる電流の変動を抑制する。【選択図】図３
More Like This:
Inventors:
Shintaro Harada
Yoshimoto Kurokawa
Ken Aoki
Yoshimoto Kurokawa
Ken Aoki
Application Number:
JP2023206309A
Publication Date:
March 19, 2024
Filing Date:
December 06, 2023
Export Citation:
Assignee:
Semiconductor Energy Laboratory Co., Ltd.
International Classes:
G06G7/60; G06G7/14; G06G7/16; G06G7/184; G11C11/405; G11C11/54; G11C11/56; H01L29/786; H10B12/00; H10B41/70