Die Erfindung betrifft eine Vorrichtung zur Ansteuerung von Schaltelementen in Brückenzweigen eines Wechselrich¬ ters nach dem Oberbegriff des Anspruches 1.

Wechselrichter setzen eine Gleichspannung, beispielswei¬ se die gleichgerichtete und gepufferte Netzspannung, in ein Wechselspannungssignal um. Fig. 4 zeigt schematisch den Aufbau eines Wechselrichters mit einer symmetrischen Halbbrücke aus zwei Schaltelementen T und T . Sie wer¬ den mit Hilfe von AnSteuersignalen S , S _? einer Ansteu¬ erschaltung ein- und ausgeschaltet. Die über einen Kon¬ densator C gepufferte Zwischenkreis-Gleichspannung U wird mit der durch die Ansteuersignale S , S bestimmten Frequenz f zerhackt und beispielsweise über einen nach¬ geschalteten Resonanzkreis L R, C.R in eine näherungsweise sinusförmige Schwingung der gewünschten Amplitude umge¬ wandelt oder durch eine anschließende Gleichrichtung in eine Gleichspannung umgesetzt.

Als Schaltelemente finden insbesondere bei höheren Ar¬ beitsfrequenzen im Bereich ab 100 kHz bevorzugt MOS- Feldeffekttransistoren (MOSFET) Verwendung. Sie können als steuerbare Widerstände beschrieben werden (Fig. 6 und 7) . Bei verschwindender Steuerspannung U zwischen

der Steuerelektrode (Gate) und dem Bezugspotential (Source) ist der Widerstand ϊL zwischen der Drain- und der SourceElektrode des MOSFETs nahezu unendlich, der Strom durch das Schaltelement also verschwindend gering (einige μA) . Wird die Steuerspannung U sprungartig auf Werte um 10 Volt angehoben, so beginnt nach einer Verzö¬ gerungszeit t der Widerstand R^ zu fallen (Fig. 7).

Er nimmt nach einer Schaltzeit ts.on Werte im Bereich zwischen einigen hundert mö und einigen ö an. Durch den

MOSFET fließt der Strom I _n DS _c = U _n 0/( ^v R,L + R _n D _c S.on)'. Wird die

Steuerspannung nun wieder sprunghaft auf Werte um 0 Volt reduziert, so nimmt der Widerstand R^ nach einer Verzö¬ g ³ erung ³ szeit td.,of.f. und einer Schaltzeit ts.of.f. wieder sehr hohe Werte an. Der Strom durch den Transistor wird dadurch verschwindend gering.

Als erste Bedingung für einen verlustarmen Betrieb der Schaltung nach Fig. 4 ist zu nennen, daß die Schaltfre¬ quenz f der Transistoren zumindest geringfügig höher ist als die Eigenfrequenz f des Schwingkreises

( ^v fs > fres'), dieser also eine induktive Last darstellt.

Diese Betriebsweise führt zu spannungslosen Einschalt¬ vorgängen der Schaltelemente, während im kapazitiven Be¬ trieb ( ^v fs < fres) ⁷ Inversdioden D,1 bzw. D„2 der Schaltele- mente T bzw. T beim Einschalten des jeweils komplemen¬ tären Schaltelementes T bzw. T leiten, wodurch insbe¬ sondere bei Schaltfrequenzen oberhalb einiger 10 kHz un¬ vertretbar hohe Schaltverluste entstehen.

Die zweite Bedingung an die Ansteuersignale iεt die op¬ timale Wahl der Totzeiten t nach Fig. 5 zwischen den Ansteuersignalen S und S . Sind diese zu klein gewählt, so nimmt der Widerstand des einzuschaltenden Transistors bereits ab, bevor derjenige des komplementären Tran-

sistors einen nahezu unendlichen Wert erreicht hat. Die

Folge sind hohe Querströme durch beide Schaltelemente, die deren Zerstörung zur Folge haben. Ist die Totzeit zu groß gewählt, so erhöht sich der Anteil der Blindströme im Resonanzkreis, diese belasten die Schaltelemente und führen somit ebenfalls zu erhöhten Verlustleistungen.

Die optimalen Totzeiten ergeben sich nach Fig. 7 nach t d..of.f. + ts.of„f - td.,on aus Abschaltverzög ³ e- rungszeit, Abschaltzeit und Einschaltverzögerungszeit. Insbesondere bei hohen Schaltfrequenzen im Bereich ober¬ halb einiger hundert kHz und entsprechend kleinen Verzö- gerungs- und Schaltzeiten im Bereich einiger zehn Nano- sekunden kann dieser optimale Wert kaum noch mit der er¬ forderlichen Genauigkeit eingestellt werden. Einer stets optimalen Wahl steht weiterhin entgegen, daß sich insbe¬ sondere die Abschaltzeit bei einer Erhöhung der Strombe¬ lastung der Schaltelemente vergrößert. Weitere Abhängig¬ keiten der Zeitkonstanten bestehen von der wiederum be¬ lastungsabhängigen Temperatur der Halbleiter. Die Tot¬ zeiten t in den Ansteuersignalen müssen daher für den Betriebszustand maximaler Leistungsentnahme aus dem Wechselrichter ausgelegt werden. Im Teillastbetrieb wird somit kein optimaler Wirkungsgrad erreicht.

Der Erfindung liegt die Aufgabe zugrunde, die gattungs¬ gemäße Vorrichtung so auszubilden, daß eine optimale Ar¬ beitsweise des Wechselrichters bis in den MHz-Bereich sichergestellt ist, wobei ein kapazitiver Betrieb des Wechselrichters zuverlässig ausgeschlossen sein soll.

Diese Aufgabe wird bei der gattungsgemäßen Vorrichtung erfindungsgemäß mit den kennzeichnenden Merkmalen des Anspruches 1 gelöst.

9537 PC17DE97/Ü0128

Die erfindungsgemäße Vorrichtung stellt stets eine nahe¬ zu optimale Ansteuerung der Schaltelemente des Wechsel¬ richters sicher. Es ist kein Abgleich erforderlich. Die Vorrichtung paßt sich selbständig an wechselnde Be- triebszustände des Wechselrichters sowie an Schaltzeit¬ toleranzen der Schaltelemente an. Insbesondere werden kapazitive Betriebszustände sowie das gleichzeitige Ein¬ schalten der Schaltelemente eines Brückenzweiges selbst bei fehlerhaften oder gestörten AnsteuerSignalen zuver¬ lässig verhindert.

Weitere Merkmale der Erfindung ergeben sich aus den wei¬ teren Ansprüchen, der Beschreibung und den Zeichnungen.

Die Erfindung wird anhand der Zeichnungen näher erläu¬ tert. Es zeigen

Fig. 1 in schematischer Darstellung die Schaltung ei¬ ner erfindungsgemäßen Vorrichtung,

Fig. 2 die Zeitverläufe einiger Signale der Vorrich¬ tung gemäß Fig. 1,

Fig. 3 eine erfindungsgemäße Vorrichtung,

Fig. 4 in schematischer Darstellung einen bekannten Wechselrichter mit symmetrischer Halbbrücke,

Fig. 5 die Zeitverläufe zweier Signale des Wechsel¬ richters gemäß Fig. 4,

Fig. 6 in schematischer Darstellung die Schaltung ei¬ nes bekannten Halbleiter-Schaltelementes,

Fig. 7 die Zeitverläufe zweier Signale des Halblei¬ ter-Schaltelementes gemäß Fig. 6.

Die Vorrichtung bzw. Schaltung gemäß Fig. 1 besteht aus zwei identischen, schraffiert umrandeten Baugruppen 1 und 2, die vorteilhaft in Treiberschaltungen in unmit¬ telbarer Nähe von Schalttransistoren T und T inte¬ griert sind. Die beiden Schalttransistoren T , T bilden einen Brückenzweig der dargestellten symmetrischen Halb¬ brücke. Bei einer Vollbrücke werden zwei solcher Halb¬ brücken in bekannter Weise miteinander kombiniert. Jede Baugruppe 1, 2 enthält eine Schaltung, die jeweils zwei logische EingangsSignale S , S ' und S , S ' mittels ei¬ ner UND-Funktion verknüpft. Hierzu ist jede Baugruppe 1, 2 mit einem UND-Glied 3, 4 versehen. Der Ausgang jedes UND-Gliedes 3, 4 ist über jeweils einen Pufferverstärker 5, 6 an die Steuerelektrode des zugehörigen Transistors T , T geführt.

Den UND-Gliedern 3, 4 ist eine Ansteuerung 7 vorgeschal¬ tet, deren Signale S und S über Potentialtrennungsele¬ mente 8, 9 den UND-Gliedern 3, 4 zugeführt werden. Die Potentialtrennungselemente 8, 9 sind Bestandteil der je¬ weiligen Baugruppe 1, 2. Diese logischen Eingangssignale S , S weisen keine Totzeiten auf. Wie Fig. 2 zeigt, wird das Ansteuersignal S wieder logisch "0", wenn das Ansteuersignal S logisch "1" wird. Geringfügige Totzei¬ ten oder Überschneidungen zwischen den Signalen S und S S bbeeeejinträchtigen die Funktionsweise der Schaltung nicht.

Parallel zu den Schaltelementen T , T ist jeweils ein Komparator K und K geschaltet. Das jeweils zweite Ein¬ gangssignal S ', S ' ist das Ausgangssignal des jeweils

komplementären Komparators. Wie Fig. 1 zeigt, wird das Ausgangssignal S ' des Komparators K der Baugruppe 2 und das Ausgangssignal S ' des Komparators K. der Bau¬ gruppe 1 zugeführt. Der Komparator K vergleicht die am vorgeschalteten Transistor T anliegende Spannung U mit einem Spannungsschwellwert U . In gleicher Weise vergleicht der Komparator K die am vorgeschalteten Schalttransistor T anliegende Spannung U mit dem Spannungsschwellwert U . Wird der Spannungsschwellwert U überschritten, d.h. ist U > U bzw. U > U , wird eine logische "1" an den Ausgang des jeweiligen Kompara¬ tors K , K angelegt. Die SchwellSpannung U wird vor¬ teilhaft so gewählt, daß sie etwas kleiner ist als die halbe Zwischenkreisspannung U .

Zunächst sind beide Ansteuersignale S , S logisch "0" (Fig. 2) . Aufgrund der UND-Verknüpfung 3, 4 ist keiner der Schalttransistoren T , T eingeschaltet. Die Span¬ nungen an den Schalttransistoren T , T entsprechen auf¬ grund der hochohmigen Symmetriewiderstände R , die par¬ allel zu den Schalttransistoren T , T liegen, der hal¬ ben Zwischenkreisspannung U . Die Ausgangssignale S ', S ' der beiden Komparatoren K , K sind somit logisch "1" .

Wird beispielsweise das Ansteuersignal S logisch "1", so ist das Ergebnis der UND-Verknüpfung S = S & S ' logisch "1". Der Transistor T schaltet somit durch. Die Spannung am Transistor T ist sehr gering, das Ausgangs¬ signal S ' des Komparators K somit logisch "0". Selbst bei einer durch Störungen oder Fehler in der Ansteuer¬ schaltung 7 verursachten Ansteuerung des komplementären Transistors T , wobei das Ansteuersignal S logisch "1" wäre, würde dieser somit nicht eingeschaltet, da sich

aufgrund der UND-Verknüpfung 4 die Beziehung S " = S & S ' = "0" ergibt. Das Steuersignal S " bzw. S " steht am Ausgang des Pufferverstärkers 5 bzw. 6 an und wird dem jeweiligen Schalttransistor T bzw. T zugeführt.

Nach einer Zeitspanne, die vorteilhaft etwas kleiner ge¬ wählt wird als die halbe Periodendauer der Resonanzfre¬ quenz f des Ausgangskreiseε, wird das Ansteuersignal S wieder abgeschaltet, so daß es logisch "0" wird. Wie Fig. 2 zeigt, nimmt gleichzeitig oder nahezu gleichzei¬ tig das Ansteuersignal S„ den Wert logisch "1" an. Daε Signal S " ergibt sich aufgrund der UND-Verknüpfung zu S & S ', das dem Wert logisch "0" entspricht. Dadurch wird die Spannung an der Steuerelektrode des Transistors

T, 1 abg ³ eschaltet. Während des Zeitintervalls td..of.f. + t , das der Summe aus Abschaltverzögerungs- und Ab¬ schaltzeit des Transistors T entspricht, ist die Span¬ nung an diesem Transistor T weiterhin kleiner als die halbe Zwischenkreisspannung U . Der Ausgang des Kompara¬ tors K ist demnach logisch "0". Erst wenn der Wider¬ stand des Transistors T auf hohe Werte angestiegen ist und gleichzeitig die Bedingung für ein induktives Ver¬ halten des Ausgangskreises erfüllt ist, steigt die Span¬ nung am Transistor T schnell auf den vollen Wert der Zwischenkreisspannung U an (Fig. 2). Ein induktives Verhalten des Ausgangskreises liegt vor, wenn der Strom¬ fluß durch eine Ausgangsinduktivität L (Fig. 1) eines Schwingkreises 10 der Pfeilrichtung I in Fig. 1 ent¬ spricht. Ein Überschreiten des vollen Wertes der Zwi¬ schenkreisspannung U wird durch eine Inversdiode D des Transistors T verhindert. Die Inversdiode D liegt par¬ allel zum Schalttransistor T . Das Ausgangssignal des Komparators K wird somit logisch "1", so daß der Tran¬ sistor T über seine Steuerelektrode aufgrund der Bedin-

gung S ₂ " = S _∑ & S ₂ ' = "1" eingeschaltet wird. Gleichzei¬ tig verhindert das Ausgangssignal S ' , das logisch "0" ist, des Komparators K ein Wiedereinschalten des Tran¬ sistors T . Dieser Zustand bleibt nun wiederum erhalten, bis die Steuersignale S und S ihre Zustände erneut vertauschen. Der Transistor T schaltet nun ab, während der Transistor T nach Ablauf der Verzögerungs- und Ab¬ schaltzeit td.,oτ,f, + ts.of,f, des Transistors T„2 einschal- tet.

Ist die Frequenz der Ansteuersignale niedriger als die¬ jenige des Resonanzkreises 10, so fließt der Strom I im Ausgangskreis beim Abschalten des Schaltelementes T entgegen der in Fig. 1 gekennzeichneten Richtung über eine parallel zum Transistor T liegende Diode D . Da¬ durch ergibt sich ein kapazitives Verhalten des Aus¬ gangskreises . Die Spannung am Transistor T steigt darum nicht an, so daß eine Freigabe des komplementären Tran¬ sistors T nicht erfolgt. Das Ausgangssignal S ' des Kom¬ parators K ist logisch "0". Der kapazitive Betrieb des Wechselrichters, der zu hohen Schaltverlusten oder sogar zur Zerstörung der Transistoren T , T und der parallel hierzu liegenden Inversdioden D , D führen kann, wird somit mit hoher Zuverlässigkeit verhindert.

Der Schwingkreis 10 hat außer der Induktivität L die Kapazität C _D K. Die Kapazität C _D r dient zur Pufferung der

Zwischenkreisspannung.

Die beschriebene Ansteuerschaltung kann in abgewandelter Form auch für die nahezu optimale Ansteuerung eines Wechselrichters mit einer asymmetrischen Halbbrücken¬ schaltung eingesetzt werden. Bei ihr sind zwei diagonal angeordnete, synchron angesteuerte Schaltelemente einer

symmetrischen Vollbrückenschaltung durch Freilaufdioden ersetzt, wobei die zwei verbleibenden ^' Schaltelemente weiterhin synchron angesteuert werden. Sie legen im ein¬ geschalteten Zustand die Betriebsspannung an eine Pri¬ märwicklung eines Ausgangsübertragers. Nach dem Abschal¬ ten der Schaltelemente wird die verbleibende Magnetisie¬ rung des Ausgangsübertragers über die Freilaufdioden ab¬ gebaut. Diese Entmagnetisierung sollte insbesondere bei höheren Betriebsfrequenzen des Wechselrichters vor dem Wiedereinschalten der Schaltelemente abgeschlossen sein, um durch die Abschaltverzögerungszeit der Dioden verur¬ sachte Querströme in den Brückenzweigen zu vermeiden. Um dies zu gewährleisten, kann das Anliegen einer Spannung an den Freilaufdioden, die beispielsweise etwas geringer als die halbe Betriebsspannung der Brückenschaltung ge¬ wählt ist, als notwendige Bedingung für das Einschalten des Transistors des jeweiligen Brückenzweiges genutzt werden. Die gleiche Funktion erfüllt die Überwachung des Stroms durch die Dioden, da ein verschwindender Strom durch die Diode in dieser Schaltung gleichbedeutend mit dem Anliegen einer Spannung in Sperrichtung dieses Bau¬ elementes ist.

Wichtig für eine optimale Funktionsweiεe der Schaltung gemäß Fig. 1 sind geringe Verzögerungszeiten zwischen dem Überschreiten der Schwellspannung U an einem der Komparatoren K , K und dem Einschalten der Steuerelek¬ trode des komplementären Transistors T , T . Durch die Zusammenfassung mehrerer Funktionen (Komparator, Poten¬ tialtrennung, UND-Verknüpfung und Pufferverstärker) in einem Bauelement sowie durch deren geeignete Auswahl werden Verzögerungszeiten von wenigen zehn ns erreicht. Dies ermöglicht den Betrieb von Resonanzwandlern mit Ar¬ beitefrequenzen bis hin zu einigen MHz. Den größten Bei-

trag zur genannten Zeitverzögerung liefert in der Regel das potentialtrennende Bauelement 8, 9, beispielsweise ein Optokoppler oder ein Pulsübertrager mit Ansteuer¬ schaltung.

Bei einer vorteilhaften Ausführungsform für höchste Fre¬ quenzen (Fig. 3) wird die Potentialtrennung durch einen ausreichend spannungsfesten Koppelkondensator C er¬ reicht. Er wird zwischen den Source-Anschlüssen der bei¬ den Transistoren T , T unter Zwischenschaltung jeweils eines integrierenden Bauelementes I , I eingefügt. Er¬ höht sich nun beispielsweise nach dem Abschalten des Signals an der Steuerelektrode des Schaltelementes T die Spannung an diesem, so wird in den Koppelkondensator C ein Verschiebungsstrom I = C ^ä du /dt eingeprägt. Dieser erzeugt im invertierenden Integrierer I ein der Spannung U proportionales Spannungssignal U '. Die Schaltschwelle U ' des nachgeschalteten Komparators K ist beispielsweise so gewählt, daß sein Ausgangssignal S ' genau dann den logischen Zustand "1" annimmt, wenn die Spannung am Transistor T einen etwas geringer als die halbe Betriebsspannung U gewählten Wert überschrei¬ tet. Durch die anschließende UND-Verknüpfung 4 mit dem Signal S der Ansteuerschaltung 7 wird in diesem Bei¬ spiel das Ansteuersignal S " für den Transistor T er¬ zeugt.

Die Signale der Ansteuerschaltung 7 werden über die Po¬ tentialtrennungselemente 8, 9 als Steuersignale S , S den UND-Gliedern 3, 4 zugeführt. Ihnen ist der Puffer¬ verstärker 5, 6 nachgeschaltet, über den die Signale an die Steuerelektrode der zugehörigen Transistoren T , T geführt werden. Parallel zu den Transistoren T , T , die wie bei der Ausführungsform gemäß Fig. 1 vorteilhaft

MOS-Feldeffekttransistoren (MOSFET) sind, sind die In- versdioden D , D vorgesehen. Die Poteπtialtrennung er¬ folgt durch den Koppelkondensator C , der zwischen den Source-Anschlüssen der beiden Transistoren T , T unter Zwischenschaltung jeweils eines integrierenden Bauele¬ mentes I , I eingefügt ist. Die UND-Glieder 3, 4 erhal¬ ten somit die beiden Signale S , S ' bzw. S , S '. Wie beim Ausführungsbeispiel nach Fig. 1 wird die über den Kondensator C gepufferte Zwischenkreis-Gleichspannung U mit der durch die Ansteuersignale S , S bestimmten Frequenz f zerhackt und über den nachgeschalteten Reso¬ nanzkreis 10 (L K, CK _D ) in eine näherungsweise sinusförmi- ge Schwingung der gewünschten Amplitude umgewandelt.

Das Eingangssignal der Integratoren I , I ist nur wäh¬ rend der Schaltvorgänge der Transistoren T , T von 0 verschieden. Aufgrund des nicht idealen Verhaltens re¬ aler Integratoren kann sich deren AusgangsSpannung auch in den Zeiten zwischen den Schaltvorgängen langsam än¬ dern, was bei sehr niedrigen Betriebsfrequenzen des Wechselrichters zu einer fehlerhaften Betriebsweise der Schaltung führen könnte. Durch eine Kombination der "dy¬ namischen Verriegelungsschaltung" gemäß Fig. 3 mit der statischen Verriegelung gemäß Fig. 1 kann diese Ein¬ schränkung umgangen werden. Als Freigabesignal S ' bzw. S ' wird hierfür nach dem Wechsel des zugehörigen An- steuersignals S bzw. S zunächst das Ausgangssignal ei¬ ner Hintereinanderschaltung von Koppelkondensator C , Integrator I , I und Komparator K , K nach Fig. 3, da¬ nach das potentialgetrennte Ausgangssignal eines nach Fig. 1 geschalteten Komparators gewählt. Diese Schal¬ tungsvariante ermöglicht einen absolut zuverlässigen und stets nahezu optimalen Betrieb ein- und desselben Wech-

selrichters im Frequenzbereich zwischen wenigen Hz und mehreren MHz.

Die beschriebene Schaltung stellt die optimale Arbeits¬ weise von Wechselrichtern bis in den MHz-Bereich sicher. Sie verhindert zuverlässig Querströme in den Zweigen symmetrischer Halb- und Vollbrücken sowie asymmetrischer Halbbrücken, insbesondere auch bei fehlerhaften Ansteu- ersignalen. Der kapazitive Betrieb des Wechselrichters, der zu hohen Verlusten und einer Zerstörung der Schalt¬ elemente führen kann, wird zuverlässig ausgeschlossen.