Umrichtersystem

Die Erfindung betrifft ein Umrichtersystem insbesondere zur Versorgung von elektrischen Antrieben mit Gleichstrom bzw. Gleichspannung oder mit Wechselstrom bzw. mit WechselSpannung mit speziell angepaßter Frequenz oder zur dynamischen Netzkompensation mit zumindest einem Umrichter, der Lei- stungshalbleiter aufweist, die ein- und ausschaltbar sind.

Bei Umrichtern bis zu mittleren Leistungen (1.. MW) kann sich die Steuer- und Regelung und der Leistungsteil in einer Ein¬ heit befinden. Alle Verbindungen werden dann sinnvoll als Einzelsignalverbindung ausgeführt. Es gibt keine räumlich ge¬ trennten Leistungsteile

Bei Umrichtern größerer Leistung sowie Umrichten im Megawatt- Bereich, ist jedoch die Trennung von Steuer- und Regelung und Leistungsteil z.T. technisch sinnvoll oder gewünscht. Hier tritt insbesondere das Problem der Ansteuerung-räumlich getrennter Leistungsschränke aus einer Steuer- und Regelung auf. Bei diesen Anwendungen wurden bisher Einzelsignale in Kabelbäumen usw. übertragen. Die Synchronität des Schaltens der Leistungsventile ist damit kein Problem, da lediglich

Laufzeiten in Leitungen (Induktivität von Leitungen usw.) im ns-Bereich auftreten.

Diese Vorgehensweise ist jedoch mit verschiedenen Problemen behaftet. So steigen z. B. mit der umfangreichen Verkabelung die Kosten für ein nichtintegriertes Steuerungssystem, da eine Einzelverkabelung sehr teuer ist. Ferner ist die Prüfung von Verbindungen bei Einzelverkabelung aufwendig und teuer, da jede einzelne Verbindung überprüft werden muß. Aufgrund

des hohen Verkabelungsaufwandes kommt aus wirtschaftlichen Gründen eine redundante Ausführung dieser Verkabelung häufig nicht in Frage, was dazu führt, daß der Umrichter bei Ausfall einer einzigen Verbindung ausfällt.

Die Punkt-zu-Punkt-Verbindungen der bekannten Umrichter sind Kupferleitungen, wodurch weitere Probleme durch elektrische bzw. elektromagnetische Störstreuung von außen oder vom Umrichter selbst erfolgen. Die Notwendigkeit von Poten- tialtrennungen für die einzelnen Leitungen, um Masseschleifen zu vermeiden, führt zu zusätzlichen Kosten für ein derartiges Umrichtersystem.

Aufgabe der Erfindung ist es, ein Umrichtersystem mit Um- richtern im Megawattbereich anzugeben, das die obengenannten Probleme umgeht.

Die Aufgabe wird erfindungsgemäß durch ein Umrichtersystem mit zumindest einem Umrichter, der Leistungshalbleiter aufweist, die ein- und/oder ausschaltbar sind, gelöst

- wobei der Stromfluß durch die Leistungshalbleiter durch Einstellung der Ein- bzw. Ausschaltzeitpunkte für die Lei¬ stungshalbleiter beeinflußbar ist,

- wobei die gewünschte GesamtSpannung bzw. der gewünschte Ge- samtström am Ausgang des Umrichters durch geeignete Steue¬ rung der Ein- bzw. der AusschaltZeitpunkte der einzelnen Leistungshalbleiter des Umrichters beeinflußbar ist,

- und wobei zumindest einem Umrichter zumindest ein von ihm räumlich getrenntes Automatisierungsgerät, das logisch mit den Leistungshalbleitern über zumindest ein Bussystem ver¬ bunden ist, zugeordnet ist, worüber die gewünschten Ein¬ bzw. AusschaltZeitpunkte der einzelnen Leistungshalbleiter einstellbar sind.

Dabei ist es besonders vorteilhaft, das Automatisierungsgerät physikalisch über zumindest ein, insbesondere serielles, Bussystem mit dem Umrichter zu verbinden. Auf diese Weise ist es möglich, die einzelnen Punkt-zu-Punkt-Verbindungen von Automatisierungsgerät zu Leistungshalbleiter einzusparen. Gemäß der erfindungsgemäßen Lösung ist es ferner möglich, die Verbindung zwischen Automatisierungsgerät und Halbleitern redundant auszuführen, da dieses beim physikalischen Bussy¬ stem mit vertretbarem Aufwand möglich ist.

In einer vorteilhaften Ausgestaltung ist die Schicht 1 gemäß ISO-Norm 7496 als Lichtwellenleiter ausgebildet, wodurch elektromagnetische Störungen auf die Verbindung zwischen Au¬ tomatisierungsgerät und Umrichter vermieden werden.

Weitere Vorteile und erfinderische Einzelheiten ergeben sich aus nachfolgender Beschreibung von Ausführungsbeispielen, anhand der Zeichnungen und in Verbindung mit den Unteran¬ sprüchen. Im einzelnen zeigen:

FIG 1 ein erfindungsgemäßes Umrichtersystem, FIG 2 ein erfindungsgemäßes Umrichtersystem zur Steuerung eines Motors mit räumlich getrennten parallel geschalteten Leistungsteilen, FIG 3 ein erfindungsgemäßes Umrichtersystem mit einem inte¬ grierten Automatisierungsgerät und zwei räumlich getrennten Leistungsteilen, FIG 4 ein erfindungsgemäßes Umrichtersystem zur Steuerung eines Motors in Tandemschaltung, FIG 5 ein erfindungsgemäßes Umrichtersystem zur Steuerung eines Motors in Tandemschaltung in alternativer Aus¬ gestaltung.

FIG 1 zeigt ein erfindungsgemäßes Umrichtersystem mit drei Umrichtern 3, 4 und 5, an deren Ausgang 9, 10 und 11 eine Wechselspannung anliegt. Die Umrichter 3, 4 und 5 sind in der beispielhaften Ausgestaltung in FIG 1 Wechselrichter. Sie können jedoch auch Umrichter sein. In diesem Falle liegt an den Ausgängen 9, 10 und 11 der Umrichter 3, 4 und 5 Gleichspannung an. Die Umrichter 3, 4 und 5 werden über ein Energieversorgungsnetz 1 mit elektrischer Energie versorgt. Zur Erzeugung von Gleichspannung bzw. -ström oder zur Erzeu- gung von Wechselspannung bzw. -ström mit geeigneter Frequenz weisen die Umrichter 3, 4 und 5 ein- und/oder ausschaltbare Leistungshalbleiter auf. Die Steuerung und Koordinierung der Leistungshalbleiter der Umrichter 3, 4 und 5 erfolgt mittels eines Automatisierungsgerätes 2, das über Lichtwellenleiter 12 mit intelligenten Schnittstellen 6, 7 und 8 der Umrichter 3, 4 und 5 verbunden ist. Über die intelligenten Schnitt¬ stellen 6, 7 und 8 werden die Steuerungsbefehle des Automa¬ tisierungsgerätes 2 an die Leistungshalbleiter der entspre¬ chenden Umrichter 3, 4 und 5 weitergeleitet.

Die intelligenten Schnittstellen 6, 7 und 8 werden synchroni¬ siert. Wenn nur ein Umrichter vorhanden ist oder Umrichter unabhängig voneinander schalten dürfen, dann spielt die Syn- chronisierung der Leistungsteile keine Rolle. Die erfin- dungsgemäße Lösung bezieht sich dann im wesentlichen auf den Einsatz eines schnellen seriellen Bussystemes anstatt vieler Einzelverbindungen für die Kopplung Steuer- und Regelung mit Leistungsteil, wobei ein Umrichter zumeist Ausmaße in der Größenordnung von z.B. 2m x Im x 2m hat.

Für die serielle Übertragung wird kein standardisiertes Über¬ tragungsprotokoll wie Ethernet, Profibus o.a. benutzt, da bei diesen der Durchgriff auf die letzte μs insbesondere bei der Verarbeitung der Information nicht gewährleistet wäre. Statt

dessen wurde ein eigenes Protokoll definiert, das eigenen Gegebenheiten angepaßt werden kann.

Als Hardwarebasis für die seriell-parallel-Wandlung in Ver- bindung mit der Taktrückgewinnung wurde ein Schaltkreispaar der Firma AMD: TAXIChip (R) AM7968 und AM7969 eingesetzt. Diese Schaltkreise bestimmen die serielle Codierung der In¬ formation. Auch eine andere Art der seriell-parallel-Wandlung mit ähnlichen Eigenschaften kann stattdessen eingesetzt werden.

Kennzeichnend für die parallel-seriell- und seriell-parallel- Wandlung der TAXIChip-Schaltkreise ist: -Codierung eines parallelen Bytes (8 bit) erfolgt in 10 seriellen Bit-Informationen in zwei sogenannten 4B-5B- Codierungen.

- Die serielle Information ist damit so beschaffen, daß nie mehr als 3 gleiche Bitinformationen hintereinander stehen. Nach spätestens 3 seriellen Bit kommt ein Signalwechsel auf der seriellen Seite. Damit ist über eine PLL-Schaltung (Phase Look Loop) die Taktrückgewinnung des Schiebetaktes aus der seriellen Information möglich.

- Ein bestimmter Signalverlauf, der aufgrund der 4B-5B- Codierung als Datencode nie vorkommt, wird als Sync- Zeichen erkannt. Damit wird die Byte-Synchronisation der seriellen-parallel-Wandlung erreicht.

Bei jedem Byte der seriell-parallel-Wandlung, auch bei SYNC-Zeichen-Empfang, wird am IC eines von zwei Strobe- Signalen erzeugt, entweder Command-Strobe oder Daten- Strobe bei erkannten Daten-Codierungen.

- Bestimmte Codierungen des seriellen Signales, die keine Datencodierungen sind, werden als Command-Codierungen erkannt. Bei der verwendeten 8-bit Datenbreite mit der 4B- 5B-Codierung gibt es 10 nutzbare Commdand-Codierungen.

Diese werden bei der erfindungsgemäßen Lösung als Daten- Rahmen verwendet (Beginn und Ende-Kennzeichnung der Datentelegramme) .

- Das Auftreten bestimmter Codierungen im seriellen Signal, die weder dem SYNC-Zeichen noch den Command-Codierungen und Datencodierungen zuzuordnen sind, werden als Datenübetragungsstörung (Violation) erkannt und an einem Pin des IC mit Strobe synchron angezeigt.

- Es gibt auch die Möglichkeit, 9 oder 10 bits pro Datenwort zu übertragen, mit einer entsprechenden 5B/6B-Codierung.

Diese wird bei der erfindungsgemäßen Lösung nicht verwendet.

Die Baudrate des seriellen Signales wurde mit 40 MBaud ge- wählt. Das entspricht einer Datenrate von 2 16-bit-Worten pro μs.

Alle zu übertragenden Daten werden in Telegrammen organi¬ siert. Die Telegramme beginnen und enden mit einem Command- Byte, von den TAXIChips als solche erkannt.

Die ersten 5 Datenbytes nach einem Command-Byte des Tele¬ grammbeginns haben Sonderbedeutungen für die Hardwaresteue¬ rung des Telegrammverkehrs: - 1 Byte Absendercode (4 bit) und Priorität (max. 4 bit, genutzt 3 bit)

- 2 Byte Ziel-Adresse der Information, jedes bit aus 16 ist einer Station zugeordnet, es können somit eine, mehrere oder alle Stationen adressiert werden. - 1 Byte BufferNr der Information in 6 bit und 1 bit In¬ formation, ob beim Empfang Interrupt ausgelöst werden soll.

Aufgrund der BufferNr werden die Daten in den richtigen RAM-Bereich in der Empfängerstation (Teil des CPU-Rams, Zugriff über DMA (Direct Memory Access) geschrieben. Damit

ist kein Softwareaufwand für die Rangierung von Daten in die richrigen Arbeitsbereiche notwendig.

- 1 Byte Wiederholung der BufferNr mit XOR-Maske und verschobenen Bits, als Informationssicherung. Das Te- legramm ist nur gültig, wenn dieses Byte zum vorange¬ gangenen paßt. Die Überprüfung erfolgt durch Hardware.

Weitere Bytes am Kopf des Telegrammes sind für die Software¬ verarbeitung mit Standardbedeutungen belegt: Command, Kenn- Nummer, Prozeß-Nummer, Länge. Auch hier gibt es eine Idee, wie softwareseitig unvollständig übertragene Telegramme er¬ kannt werden. Problem ist, daß bei Hardwareempfang sofort in den Ziel-RAM die Dateninformation geschrieben wird. Sollte während der Übertragung eine Störung auftreten, dann wird das Schreiben der Daten nicht fortgesetzt. In Überlagerung mit dem vorigen RAM-Inhalt entsteht eine nichtkonsistente In¬ formation. Nicht unbedingt wird ein Interrupt ausgelöst, der die Störung anzeigt und softwareseitig auswertet. Um einem verarbeitenden Programm die Erkennung der Datenkonsistenz zu ermöglichen, wird folgendes Anordnung der KopfInformationen gewählt:

- 2 Byte Länge des Telegrammes in Worte ä 16 bit. Nach Verarbeitung der Informationen kann hier 0 eingetragen werden. Wenn neue Daten übertragen werden, dann soll hier nicht 0 stehen. Damit kann erkannt werden: Neue Daten vorhanden. Das ist eine Semaphorenfunktion für die Verar¬ beitung der Daten. -2 Byte Kenn-Nummer des Telegrammes. Aufeinanderfolgende Telegramme sollten nie die gleiche Kennummer tragen, einfachkeitshalber sollte diese immer inkrementiert werden. Damit ist zum einen erkennbar, ob kein Telegramm fehlt, zum anderen ist erkennbar, daß ein neues Telegramm empfangen wurde.

-Wird bei einer Störung z.B. nur die Länge übertragen, dann kann aufgrund der unveränderten Kennummer erkannt werden, daß keine neuen Daten übertragen wurden. - Auf dem Platz Datenbeginn + Telegrammlänge wird die Kennummer wie vorn nochmals wiederholt. Das ist der entscheidende Mechanismus zur Erkennung der Datenkon¬ sistenz. Ist die Kennummer vorn und hinten nicht iden¬ tisch, dann ist das Telegramm entweder eben noch in Übertragung begriffen oder es ist aufgrund eines Fehlers abgebrochen worden.

Jede Station kann zu jeder Zeit senden. Es gibt keinen ausge¬ suchten Master oder Mastertransfer.

Wenn im Ring ein Telegramm läuft, dann wird dieses Telegramm in jeder Station mit seiner Priorität im ersten Datenbyte nach dem Start-Command-Byte des Telegrammes registriert. Das Telegramm wird empfangen und um 2 Byte verzögert wieder der folgenden Station im Ring gesendet (Echo) . Das ist unabhängig von der Frage, ob das Telegramm die jeweilige Station adres¬ siert.

Steht eine Sendeanforderung in einer Station an, dann wird diese per Hardware zurückgestellt, wenn ein Empfangs- bzw. Echo-Telegramm mit gleicher oder höherer Priorität erkannt wird. Erst nach Ende des Echo-Telegrammes wird das zu sen¬ dende Telegramm ausgegeben. Die geschieht per Hardwareverar¬ beitung.

Wenn die Priorität des zu sendenden Telegrammes höher ist als ein im Empfang bzw. Echo erkannten Telegrammes, dann wird das Echo-Telegramm ignoriert und sofort das zu sendende Telegramm begonnen. Im Ring wird die sendende Station des niedriger priorisierten Telegrammes aufgrund des umgelaufenen Echos

erkennen, daß ein anderes Telegramm beginnt, bevor das eigene zuende empfangen wurde. Aufgrunddessen wird diese Station die Sendeanforderung nach Beenden des Empfanges bzw. Echos des höherpriorisieren Telegrammes von vorn wiederholen.

Der gleiche Mechanismus greift auch, wenn 2 Stationen gleich¬ zeitig zu senden beginnen und dies aufgrund der Durchlaufzeit im Ring gegenseitig nicht feststellen können. Bei gleicher Priorität der Telegramme entscheidet die Stationsnummer als Priorität.

Die Steuer- und Regelung ermittelt aufgrund von Softwareal¬ gorithmen (z.B. Feldorientierte Regelung mit nachfolgendem Steuersatz) die Zeitpunkte bzw. Zeitdauer für einzelne Stel- lungen der Leistungsventile. Die Stellungen der Leistungsven¬ tile können dabei codiert übertragen werden, z.B. beim 3- Punkt-Umrichter mit 2 Bit für 3 sinnvolle Kombinationen der Ansteuerung von 4 Ventilen.

In einem Telegramm wird dann von der Steuer- und Regelung dem Leistungsteil mehrere aufeinanderfolgende in einer Abtastzeit der Software berechnete Ventilschaltbefehle mit Ventilstel¬ lung und Zeitpunkt oder Zeitdauer übermittelt. Mit diesen Informationen verbunden sind Kontrollinformationen und Abtastinformationen für die Analogwerterfassung.

Im Leistungsteil werden die Schaltinformationen abgearbeitet, indem die beim Telegrammempfang über Software in einen FIFO (First In First Out Buffer) eingeschriebenen Zeitdifferenzen oder Zeitpunkte und Schaltinformationen einzeln nacheinander nach Ablauf der jeweiligen Zeit herausgelesen werden. Ein Zeitzähler (Hardware) realisiert den richtigen Schaltzeitpunkt auf kleiner 1 us genau. Wenn die Information zum Analogwert-Triggern aus dem FIFO ausgelesen wird, wird

per Hardware ein Integrator gelatched. Es wird im Leistungs¬ teil ein Telegramm erzeugt, daß auf der Steuer- und Regelung den Abtastzeitinterrupt auslöst. In einem weiteren aus Zeit¬ gründen danach erzeugten Telegramm werden Analogwerte gesen¬ det, die im Abtastzeitinterrupt der Steuer- und Regelung verwendet werden.

Das Zeitregime wird damit von der Abarbeitung der Schaltin¬ formationen im Leistungsteil bestimmt.

Im Leistungsteil ist für den Telegrammempfang und die Tele¬ grammerzeugung eine umfangreiche Hardwareschaltung vorhanden, die in einem frei programmierbaren Logikschaltkreis (LCA, Typ Xilinx) realisiert ist. Die Erzeugung der Schaltinformationen wird ebenfalls über ein anderes LCA realisiert, ebenso die Erfassung und digitale Integration der Analogwerte. Die Verwendung von LCAs ist dabei technisch sinnvoll und aufgrund der Anpassung auf verschiedene Projekte (Anzahl von Ventilen usw.) ggf. zwingend, aber nicht zwingend aufgrund der erfindungsgemäßen Lösung.

Für die softwareseitige Verarbeitung der Telegrammdaten, Prü¬ fung, Umrangierung in die LCAs und z.T. für Algorithmen der Steuer- und Regelung ist im Leistungsteil eine CPU (Central Processing Unit, Mikroprozessor) vorhanden, und zwar SAB C 165, 16-bit-Controller mit onchip-Funktionen. Die CPU ist komplettiert mit externem RAM 256 kByte und externem Flash- Eprom.

In der Unterstation werden auch Nebensignale der Steuer- und Regelung erfaßt wie Türschalter usw. (Binäre Überwachungen) bzw. Ansteuerung von Relais für Vorladung usw. Auch die In¬ formationsübertragung von und zu diesen Hardwarekomponenten erfolgt über Telegramme mit Softwareauswerung.

Im Automatisierungssystem ist die gleiche Schaltung für die Telegrammerzeugung und Verarbeitung (LCA) vorhanden. Für die softwareseitige Auswertung der Telegramme ist auch die gleiche CPU C165 vorhanden. Die Ankopplung an die zentrale CPU für die Steuer- und Regelung, im vorliegenden Fall eine CPU-Baugruppe PM4 aus dem SIMADYN-D, wird DMA verwendet (Buskopplung) . Dabei wird der LCA für die Telegrammverar¬ beitung von 2 CPU-Bussen unabhängig voneinander angesprochen. Es sind dort Schaltungen für eine Konfliktvermeidung bei gleichzeitigem oder widersprechendem Zugriff vorgesehen. Über eine weitere Spezialschaltung, im selben LCA wie die Telegrammsteuerung realisiert, ist ein direktes Beschreiben und Lesen des externen RAM zum C165 über den PM4-Bus (LE-Bus) möglich. Damit erfolgt der softwareseitige Datenaustausch Telegrammverkehr zu Steuer- und Regelung.

Wenn mehrere Leistungsteile mit einer Steuer- und Relegung mit dem erfindungsgemäßen Ringbus verbunden sind, dann sind diese in der bisher hier vorgestellten Lösung nicht synchro- nisiert. D.h. jeder Leistungsteil hat sein eigenes Zeit¬ regime. Möglich ist dies, wenn die Leistungsteile nicht synchron schalten brauchen, z.B. bei Ansteuerung verschie¬ dener Motoren. Das bringt aber Probleme mit sich wie schwebende Abtastezeiten.

Die Synchronisierung der Zeit in mehreren Leistungsteilen ist unbedingt notwendig, wenn diese räumlich getrennten Lei¬ stungsteile (Leistungsschränke) auf den selben Verbraucher (Motor) oder vom selben Netz schalten.

Die Synchronisierung der Zeit in mehreren Leistungsteilen ist wünschenswert, auch wenn verschiedene Verbraucher oder Netz- phasen geschalten werden, weil damit Probleme mit schwebenden Abtastzeiten umgangen werden.

In der bisher dargestellten erfindungsgemäßen Lösung wird deutlich, daß das Zeitregime vom Leistungsteil aufgrund der Abarbeitung der Ventilansteuerinformationen geführt wird. Die Steuer- und Regelung ist im Zeitregime untergeordnet.

Die Synchronisierung der Zeiten in Leistungsteilen ist aus Sicht der Schaltung der Leistungsventile mindestens mit einer

Genauigkeit von kleiner 10 μs nötig, Ungenauigkeiten dieser Größenordnung können mit Ausgleichsdrosseln abgefangen wer- den. Aufgrund der Wünsche nach Minimierung dieser Ausgleichs- drosseln bzw. feinfühlige Differnzstromregelung, ggf. bei höheren Ventilschaltfrequenzen, wie sie z.B. mit IGBT-Transi- sitoren möglich sind, soll die Zeitdifferenzen deutlich bes¬ ser als 1 μs realisiert werden. Die erfindungsgemäße Lösung gestattet ohne Ausnutzung der Technik an der worst-case-

Grenze eine Genauigkeit benachbarter Stationen mit +/- 50 ns und eine Genauigkeit weiter entfernter Stationen im Ring mit +/- Statiosanzahl mal 50 ns. Der verwendete Systemtakt von 20 MHz ist für das CPU-System standardgemäß und von den LCAs gut zu verarbeiten.

Die Anwendung der erfindungsgemäße Lösung mit Zeitsynchroni¬ sation ist auch dann notwendig, wenn die Steuer- und Regelung sich in einem von mehreren Leistungsteilen befindet und dort ohne seriellen Bus direkt mit dem Leistungsteil verbunden ist, ein zweiter Leistungsteil (Leistungsschrank) jedoch synchron mit dem ersten schalten muß.

Eine Station im Ring ist der Master-Timer und enthält einen Zeitzähler, der mindestens über 2 maximale Abtastzeiten hin¬ weg die Zeit abbildet. Darüber hinaus kann der Zähler umlau¬ fen. Die Auflösung der Zeitzählung beträgt z.B. 250 ns . Der Zähler mit 16 ms Umlaufzeit hat eine Bitanzahl von 16 bit.

Vom Master-Timer aus werden alle Stationen synchronisiert.

Die Zeitimpulsbildung erfolgt aller z.B. 128 μs. Sie wird ab¬ geleitet vom 0-Durchgang des entsprechenden unteren Zähler- teiles des Master-Timers, in diesem Fall von den unteren 9 bit. Genauer wird der Zeitimpuls 1020 mal 50 ns vor dem Null¬ durchgang erzeugt, also im Bsp. beim Zählerstand 204 vor Nulldurchgang.

Der Master-Timer arbeitet dabei mit dem gleichen Takt wie die Telegrammsteuerung. Dabei wird ein Systemtakt von 50 ns ver¬ wendet, bei dem jede 5. Taktflanke schaltaktiv wirkt. Dies ist mit einem zentralem Freigabesignal der synchronen Flip¬ flop realisiert. Dieses Freigabesignal wird kurz CLKL benannt (Clock für Telegrammverkehr Lx) , der zentrale Takt von 20 MHz wird mit CLKC bezeichnet wird ("C" da auch von der CPU ver¬ wendet) .

Immer wenn zyklisch dieser Zeitimpuls erzeugt wird, wird un- abhängig vom sonst laufendem Telegrammverkehr eine kurze In¬ formation aus 2 Byte bestehend gesendet:

- Eines von 4 Kennungs-Command-Byte für den Zeitimpuls

- Ein Datenbyte mit dem Inhalt 255 (alle bit gesetzt) .

Der sonst laufende Telegrammverkehr verarbeitet diese Zeitin¬ formation ohne Störung. Für einen aktiven Telegrammerzeuger wird für diese Zeit die Erzeugung von Daten ausgesetzt, damit der Zeitimpuls als Echo weitergereicht wird. Für den Tele¬ grammempfang wirkt der Zeitimpuls wie eine Informationspause.

Der Zeitimpuls wird aufgrund seines Command-Byte erkannt.

Die empfangende Station hat mit der sendenden eine nichtsyn¬ chrone Taktlage und einen Takt in der Toleranz bis +/- 1 Pro¬ mille.

Das Strobe-Signal nach der seriell-parallel-Wandlung im TA- XlChip des Empfängers wird aber mit der Taktlage des Senders, da Taktlage des seriellen Signales, erzeugt.

Im Empfänger ist eine Schaltung zur Einsynchronisierung der Datenbytes auf die Taktlage des Empfängers vorhanden. Takt¬ lage meint hier insbesondere die Lage des Strobes bzw. Daten¬ wechsels nach der seriell-parallel-Wandlung (bestimmt vom Takt des Senders) zum zentralem Freigabetakt CLKL. Mit diesem CLKL synchron arbeitet die Telegrammverarbeitung und das Weitersenden des Telegrammes an die folgende Station im Ring. Der CLKL hat eine Periode von 250 ns. Der Zentraltakt für die Verarbeitung CLKC arbeitet mit 50 ns.

Diese Schaltung zur Einsynchronisierung berücksichtigt eine Differenz der Taktfrequenzen zwischen Sendestation und dem eigenem Takt von max. +/- 1 Promille, die sich dahingehend äußert, daß Informationen immer mehr verzögert werden müssen, wenn der Sendetakt z.B. höher ist. Bis zu einem Telegrammende darf dabei kein Datenverlust entstehen.

Diese Synchronisationsschaltung liefert Impulse, mit denen ein Zähler genullt und gestartet werden kann, der die Takt¬ lage von Strobe am seriell-parallel-Wandler des Zeitimpuls- Commandbyte zum CLKL ermittelt, einschließlich einer bei laufendem Telegrammverkehr notwendigen zusätzlichen

Verzögerung um 1 CLKL-Periode. Dieser Zähler arbeitet mit dem Systemtakt CLKC (50 ns) und ermittelt damit eine Verzögerung im Bereich 0 bis 9 in Einheiten zu 50 ns . Aufgrund der

Taktung mit dem Systemtakt 50 ns ergibt sich hierbei eine Unsicherheit von 50 ns.

Dieser Wert der Verzögerung aufgrund der Einsynchronisierung des empfangenen Signales auf den CLKL wird nun von der emp¬ fangenen Zeitinformation subtrahiert. Die Zeitinformation wird aus dem Byte nach dem Zeit-Commandbyte (bits 9 bis 2) und dem Command-Byte (bit 1 und 0) entnommen. Der Master-Ti¬ mer hat dabei die Information 1020 gesendet, binär 1111 1111 00, siehe oben.

Außerdem wird von der Zeitinformation noch ein 9 bit breit konstant vorgegebener Wert subtrahiert, der enthält

- konstante Verzögerung des seriellen Eingangssignales zum seriellen Ausgangssignal im Ring aufgrund der inneren

Verarbeitung,

- Laufzeit des seriellen Signales vom Sender zum Empfänger aufgrund physikalischer Verzögerungszeiten, insbesondere Laufzeit im LWL.

Mit dieser Zeitinformation wird zum CLKL-synchronem Zeitpunkt ein 10 bit breiter Zähler geladen und gestartet, der mit dem Systemtakt CLKC abzählt. Bei Erreichen des Nulldurchganges wird dieser Zähler gestopt. Der Nulldurchgang erfolgt dabei im Rahmen des 50 ns-CLKC-Taktes zeitsynchron mit dem

Nulldurchgang des Mastertimers. Dies ist der Stellimpuls des Timers in dieser Station.

Die Zeitinformation wird als Echo weitergesendet, und zwar mit der korrigierten Zeitinformation wie eben beschrieben.

Die nachfolgende Station korrigiert wiederum diese Zeitinfor¬ mation unter Beachtung der zwei Komponenten: Synchronisierung der Lage der empfangenen Information zur Verarbeitung und Laufzeit des Signales. Ein Fehler von 50 ns aufgrund der

nichtfeststellbaren Lage der CLKC-Takte der Stationen wird sich dabei aufkummulieren und bestimmt die Genauigkeit.

(Sollte auch diese Genauigkeit wegen CLKC verbessert werden, dann muß der CLKC von einer PLL-Schaltung synchron mit der empfangenen Information gebildet werden. Das ist aber im vor¬ liegenden Fall weder realisiert noch wird es als nötig erach¬ tet) .

Mit dem Stellimpuls des Timers ist auf 50 ns (CLKC) genau der Zeitpunkt festgelegt, zu dem der Timer in den unteren z.B. 9 bit bei 250 ns Auflösung den Nulldurchgang haben soll. Bei Differenz der Taktfrequenzen kann der Zähler aber einen Stand abweichend von 0 haben, und zwar geringfügig abweichend, wenn laufend ZeitInformationen empfangen wurden.

Diese Abweichung des Zählerstandes und des Vorteilers zum Ti¬ mer wird in einem Register aufgefangen.

Nun wird aufgrund der positiven oder negativen Abweichung nach äquidistanten Zeitpunkten, z.B. aller 4 υ,s , der Vortei¬ ler für den Timer vom normalem Wert 5 (CLKC von 50 ns zur Auflösung zu 250 ns) auf den Wert 4 oder 6 geändert, je nach¬ dem ob eine positive oder negative Abweichung erkannt wurde. Gleichzeitig wird für diesen Takt die Abweichung im Register abgezählt (dies ist ein Zählerregister) .

Ein Zeit-Schritt wird damit 200 oder 300 ns dauern, gefolgt von normalen 250 ns.

Dies wird solange wiederholt, bis die Abweichung 0 erreicht hat. Bei der größten Abweichung aufgrund der Toleranz der Takte muß die 0 erreicht sein, bevor der folgende Zeitimpuls kommt.

Aus dem Vorteiler für den Zähler wird der zentrale Freigabe¬ takt CLKE für alle zeitsynchronen Schaltungen (nicht für den Telegrammverkehr!) abgeleitet. Dieser CLKE läuft damit in al¬ len Stationen synchron im Rahmen der o.g. Genauigkeit.

Das Stellen des Zählers auf die Gesamtzeit erfolgt einmal bei der Initialisierung per Software über ein normales Telegramm. Beim ersten Zeitimpuls wird dann der Zähler gestartet . Jede Abweichung über den Rahmen der Taktfrequenztoleranz hinaus wird als schwere Systemstörung erkannt.

Das erfindungsgemäße Umrichtersystem kommt bevorzugt zur Ver- sorung elektrischer Antriebe und zur Netzkompensation in Frage. Es ist weiterhin bevorzugt geeignet für Anwendungen, bei denen Leistungen im Megawattbereich geregelt und gestellt werden müssen.

FIG 2 zeigt ein erfindungsgemäßes Umrichtersystem mit zwei Umrichtern zur Steuerung bzw. Regelung eines Motors 17, wobei die Ausgänge der Umrichter 13 und 14 über Induktivitäten 18 und 19 getrennt sind. Die Energieversorgung erfolgt über ein Energieversorgungsnetz 1. Die Steuerung der Leistungshalblei¬ ter der Umrichter 13 und 14 erfolgt mittels eines Automati¬ sierungsgerätes 2, Lichtwellenleitern 12 und intelligenten Schnittstellen 15 und 16 in analoger Weise wie die Regelung des Umrichtersystems aus FIG 1.

FIG 3 zeigt ein Umrichtersystem mit zwei Umrichtern 20 und 21, wobei die Steuerung der Spannung bzw. des Stroms an den Ausgängen 22 und 23 der Umrichter 20 und 21 mittels eines

Automatisierungsgerätes 24 erfolgt. Das Automatisierungsgerät 24 ist in den Umrichter 20 integriert und steuert direkt die Leistungshalbleiter des Umrichters 20. Der Umrichter 21 weist eine intelligente Schnittstelle 25 auf, die mit dem Automa-

tisierungsgerät 24 über einen Lichtwellenleiter 12 verbunden ist. Die im Automatisierungsgerät 24 erzeugten Steuerungsbe¬ fehle für die Leistungshalbleiter des Umrichters 21 werden über den Lichtwellenleiter 12 an die intelligente Schnitt- stelle 25 übertragen, die die Leistungshalbleiter des Umrich¬ ters 21 entsprechend den Steuerungsbefehlen aus dem Automati¬ sierungsgerät 24 ansteuert. Die Energieversorgung der Um¬ richter 20 und 21 erfolgt über ein Energieversorgungsnetz 1.

FIG 4 zeigt ein erfindungsgemäßes Umrichtersystem zur Steue¬ rung eines Motors 30 in Tandemschaltung mittels zwei Umrich¬ tern 31 und 32, die über ein Energieversorgungsnetz 1 mit Energie versorgt werden. Die Steuerung des Umrichters 31 er¬ folgt über ein Automatisierungsgerät 34, über das ebenfalls der Umrichter 32 gesteuert wird, der mit dem Automatisie¬ rungsgerät 34 über einen Lichtwellenleiter 33 und eine intel¬ ligente Schnittstelle 35 verbunden ist. Die Steuerungsbefehle des Automatisierungsgerätes 34 werden von der intelligenten Schnittstelle 35 an die Leistungshalbleiter des Umrichters 32 weitergegeben.

FIG 5 zeigt ebenfalls einen Motor 30 mit zwei Umrichtern 31 und 32 in einer Tandemschaltung. Die Energieversorgung er¬ folgt dabei über ein Energieversorgungsnetz 1. Die Lei- stungshalbleiter der Umrichter 31 und 32 werden über ein Au¬ tomatisierungsgerät 41 gesteuert, das über Lichtwellenleiter 40 mit intelligenten Schnittstellen 42 und 43 verbunden ist. Die in die Umrichter 31 und 32 integrierten intelligenten Schnittstellen 42 und 43 geben die Steuerungsbefehle des Au- tomatisierungsgerätes 41 an die Leistungshalbleiter der Um¬ richter 31 und 32 weiter.