In der EP 0313 967 B1 ist ein Verfahren zur Echtheitsprüfung eines Datenträgers mit integriertem Schaltkreis beschrieben.

In dieser Schrift wird gezeigt, dass ein Schaltkreis nicht nur nach seinem Typ, Layout etc. klassifiziert werden kann, um sich gegen den Einsatz von Simulationsschaltungen zu schützen, sondern dass individuelle Größen bestimmt werden können, die überwiegend aus Fabrikationsstreuungen bei der Herstellung des Schaltkreises resultieren und jeden einzelnen Schaltkreis individuell kennzeichnen. Als Beispiel ist die Speicherzelle eines EEPROM-Speichers angegeben, deren Iso- lierschichten bedingt durch Fertigungstoleranzen bei der Her- stellung variieren. Eine bestimmte Streubreite bei der Her- stellung ergibt sich insbesondere in der Dicke der einzelnen Schichten sowie der Güte bzw. Reinheit des Materials, der Ho- mogenität und Menge der Dotierung des Halbleitermaterials und ähnlichen Parametern. Weitere mögliche Echtheitsmerkmale ei- nes IC-Chips sind die statische oder dynamische Eingangskenn- linie, die insbesondere im Bereich der Einsatzspannung von Schaltkreis zu Schaltkreis stark variiert und damit ein den Schaltkreis kennzeichnendes Merkmal darstellt, sowie die sich zufällig ergebende Oberflächenstruktur des Chips, insbesonde- re bei nicht polierten Chips, bei denen auf der Rückseite ei- ne durch den Sägevorgang stark ausgeprägte Struktur vorhanden ist, die abgetastet werden kann.

Neben einer Nutzung solcher in der Patentschrift als Beispie- le genannter Identifizierungsmerkmale, die durch den Fabrika- tionsprozess zufällig entstehen und weitgehend unbeeinfluss- bar auftretende Eigentümlichkeiten darstellen, ist es mög- lich, gezielt Zufallsstrukturen auf oder in dem integrierten Schaltkreis herzustellen, die, einmal ausgebildet, nicht in identischer Form nachgebildet werden können und somit eben- falls als Identifizierungsmerkmal des einzelnen Schaltkreises genutzt werden können. Dies können in oder auf dem Chip vor- handene metallische Beschichtungen mit einer wirren Flächen- struktur sein, die durch eine Widerstandsmessung, vorzugswei- se an mehreren Stellen, identifizierbar ist.

Die die Echtheit des integrierten Schaltkreises belegenden individuellen Kenndaten können in verschlüsselter oder auch unverschlüsselter Form im Chip selbst oder außerhalb, z. B. in einer Zentrale, gespeichert werden. Bei der Echtheitsprü- fung kann ein Vergleich der Daten im Chip selbst, im Terminal oder in der Zentrale erfolgen. Des Weiteren ist es auch mög- lich, den Chip an seinen Träger, z. B. an eine Karte, anzu- binden, indem man die Kenndaten in einer kartenspezifischen Form auf der Karte speichert.

In der Veröffentlichung 2000 IEEE International Solid-State Circuits Conference, WP 22.6 IC Identification Circuit using Device Mismatch, Seiten 372-373, ist beschrieben, dass eine Identifizierung integrierter Schaltungen erfolgen kann, indem eindeutige und zu wiederholten Malen feststellbare Informa- tionen aus der Zufallsbedingtheit extrahiert werden, die der Siliziumprozesstechnik innewohnt. Auch hier ist als Beispiel eine Transistorstruktur näher erläutert, deren Spannungen und Drainströme ausgemessen wurden.

In der Veröffentlichung von S. Maeda et al. in Tech. Dig.

IEDM 2001, S. 759-762, ist angegeben, dass es grundlegende Schwierigkeiten bereitet, tatsächlich zufällige Variationen zu erhalten, weil herstellungsbedingte Variationen wie die Variation der Gatelänge oder systematisch durch den Herstel- lungsprozess erzeugte großflächige Dotierstoffschwankungen die charakteristische Variation überwiegen, wenn die Bauele- mentgröße klein ist, um einen überwiegenden Effekt der atomi- stischen Dotierstofffluktuation zu erhalten. Echte Zufall- zahlen lassen sich jedoch nicht durch Prozessschwankungen, sondern nur durch atomistische Effekte erzeugen, da die her- stellungsbedingte Schwankung bei jeder neuen Herstellung re- produziert wird.

In R. J. Baker, H. W. Li, D. E. Boyce : "CMOS-Circuit De- sign, Layout, and Simulation", IEEE Press 1998, ist auf den Seiten 594 und 595 im Abschnitt 24.1. 4 ein Verfahren der Kreuzkorrelation beim Differentialverstärker beschrieben, bei dem ein vollständig symmetrisches Layout zur Eliminierung von Prozessgradienten dient.

Aufgabe der vorliegenden Erfindung ist es, ein praktikables Verfahren zur Codierung und Authentifizierung von IC-Chips anzugeben.

Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den ab- hängigen Ansprüchen.

Bei dem Verfahren wird eine elektrisch messbare Eigenschaft zwischen Messbereichen oder Anschlusskontakten einer Materi- alschicht oder einer schichtartigen Materialstruktur, die auf einer Grundgesamtheit von IC-Chips vorgesehen wird, gemessen.

Für jeden IC-Chip ist eine Mehrzahl von Messbereichen oder Anschlusskontakten vorhanden, die in einem Raster oder in ei- ner bestimmten Anordnung über die Materialschicht oder Mate- rialstruktur verteilt sind. Von einem jeweiligen Messwert wird ein über die Grundgesamtheit genommener Mittelwert die- ser Messung subtrahiert und aus dem so gewonnenen Ergebnis zu jedem IC-Chip ein digitales Wort zur Identifizierung des be- treffenden Chips gebildet.

Es handelt sich nicht um eine Transistorstruktur oder eine zufällig aufgebrachte Materialverteilung, sondern bereits die sich ergebenden zufälligen Fluktuationen in der Anordnung der Atome oder Moleküle bei der Ausbildung der betreffenden Mate- rialschicht werden zur eindeutigen Kennzeichnung des jeweili- gen IC-Chips verwendet.

Die Messbereiche oder Anschlusskontakte, zwischen denen die Eigenschaft gemessen wird, können in jeweils mindestens zwei gleich große Teile aufgeteilt werden, die jeweils elektrisch leitend miteinander verbunden sind und so zueinander angeord- net sind, dass zu jedem Paar von Bereichen zwischen denen ge- messen wird, mindestens ein Paar von Geraden mit genau einem Schnittpunkt angegeben werden kann, auf denen jeweils die Teile, die zu demselben Bereich gehören, beidseitig des Schnittpunktes liegen. Die Messung wird daher unter Einbezie- hung einer Kreuzkorrelation vorgenommen, mit der die bei der Herstellung der Grundgesamtheit von IC-Chips auftretenden und nicht vermeidbaren prozessbedingten Schwankungen, die unab- hängig von der Codierung der IC-Chips sind, weitgehend kom- pensiert werden können.

Die Ausgestaltungen des Verfahrens sehen insbesondere vor, eine zufallsbedingte Materialstruktur auf ein Raster oder zu- mindest eine bestimmte Anordnung von Anschlusskontakten auf- zubringen. Alternativ kann durch eine elektrische Belastung der Bauelemente eine individuelle Kennzeichnung der betref- fenden Materialschicht erfolgen. Darüber hinaus wird angege- ben, wie durch eine geeignete Anordnung sowie eine geeignete Durchführung der Messung des elektrischen Widerstandes bzw. der Impedanz der Materialschicht zwischen bestimmten Berei- chen und eine geeignete Auswertung ein Identifizierungsmerk- mal eines jeweiligen IC-Chips eindeutig bestimmt werden kann.

Es folgt eine genauere Beschreibung von Ausführungsbeispielen anhand der Figuren 1 bis 4.

Die Figur 1 zeigt eine schematische Schnittansicht des IC- Chips.

Die Figur 2 zeigt ein Diagramm für die Anordnung der Teile der Messbereiche.

Die Figur 3 zeigt ein Schema für eine Ausgestaltung einer Ma- terialstruktur auf einem Raster von Anschlusskontakten.

Die Figur 4 zeigt ein für die Auswertung geeignetes Schalt- schema.

In der Figur 1 ist ein IC-Chip dargestellt, bei dem ein Iden- tifizierungsmerkmal durch eine individuelle elektrisch mess- bare Eigenschaft gegeben ist und mit Mitteln zu deren Bestim- mung einer Überprüfung zugänglich gemacht wird. Die besagte Eigenschaft ist in einer Materialschicht 3 oder zumindest An- teilen dieser Materialschicht oder in einer schichtartigen Materialstruktur vorhanden, und die Mittel zur Bestimmung dieser Eigenschaft umfassen eine Mehrzahl von Anschlusskon- takten 6, die bei dem Ausführungsbeispiel der Figur 1 mittels Kontaktlochfüllungen 5 in einem Dielektrikum 4 an verschiede- nen Stellen mit der Materialschicht 3 verbunden sind. Bei dem IC-Chip der Figur 1 ist die Materialschicht 3 mittels einer Isolationsschicht 2 von einem Substrat 1 getrennt.

Auf dem IC-Chip können im Prinzip beliebige integrierte Schaltungen und einzelne Bauelemente, die hier nicht darge- stellt sind, in einer an sich bekannten Weise integriert sein. Bei der Auswahl des Materials der Materialschicht 3 kommt es nur darauf an, dass dieses Material bei der Herstel- lung der Schicht mit zufällig schwankenden Ausprägungen zu- mindest einer physikalischen Eigenschaft, die. elektrisch aus- gelesen werden kann, ausgebildet wird. Eine solche Zufällig- keit ergibt sich z. B. bei Festkörpern mit einer ungeordneten Kristallstruktur oder einer solchen, die nur eine Nahordnung aufweist. Die Zufälligkeit entsteht hier inhärent durch die Anordnung der Atome beim Wachstum der Materialschicht.

Dafür geeignete Materialien sind Polysilizium, Schichten aus Polymeren, als Schicht aufgebrachte Carbon-nano-Tubes oder als Schicht aufgebrachte kristalline Desoxyribonucleinsäure (DNA). Ebenso entstehen zufällige Materialeigenschaften bei der Dotierung oder bei der Verunreinigung von Materialien, insbesondere von Halbleitermaterialien. Die Dotierung oder Verunreinigung bewirkt einen unterschiedlichen elektrischen Widerstand des Materials (Diffusionswiderstand). Durch die Dotierung kann auch der Kanal eines MOSFETs oder der Emitter- Basis-Collector-Übergang eines Bipolartransistors geändert werden. Derartige Verunreinigungen können auch gezielt und ohne zusätzliche elektrische Funktion eingebracht werden, wie zum Beispiel die Dotierung von Silizium mit Kohlenstoff (C) oder Germanium (Ge). Die an der Grenzfläche zwischen Silizium und Siliziumdioxid vorkommenden Störstellen sind auch zufäl- ligen Schwankungen unterworfen. Zufällige Materialeigenschaf- ten wie Diffusions-, Wannen-, Metall-oder Polysilizium- Widerstände, die im Herstellungsprozess ohnehin vorgesehen sind, können ausgenutzt werden, um die Zufälligkeit zu erzeu- gen.

Die Materialschicht wird strukturiert und mit Anschlusskon- takten versehen. Diese Anschlusskontakte 6 können wie in dem Beispiel der Figur 1 auf der Oberseite des IC-Chips ange- bracht sein. Statt dessen ist es möglich, über geeignete Lei- terbahnen oder leitfähig dotierte Bereiche im Halbleitermate- rial elektrisch leitende Verbindungen der zum Messen der Ma- terialschicht vorgesehenen Anschlusskontakte zu dafür vorge- sehenen Anschlüssen der integrierten Schaltung auszubilden.

Durch eine Dotierung des Halbleitermaterials, gegebenenfalls unter Verwendung einer Maske, kann der Widerstand des Materi- als auch lokal verändert werden. Das geschieht bei Silizium z. B. durch Einbringen von Kohlenstoffatomen oder Germaniuma- tomen. Die gewünschte Zufälligkeit stellt sich hier automa- tisch durch die Verteilung der Dotierstoffatome ein. Stör- stellen an Si/SiO2-Grenzflächen, die sich zufällig ausbilden, sind die Ursache für das an sich bekannte so genannte RTS- Rauschen kleiner Transistoren, das ebenfalls zur Identifizie- rung des IC-Chips ausgemessen werden kann.

Im Folgenden werden Ausführungsbeispiele geschildert, die zeigen, wie zufällige Schwankungen in der künstlich herbeige- führten Degradation von Schicht-oder Bauelementeigenschaften zur Identifizierung eines IC-Chips ausgenutzt werden können.

Beispielsweise kann das Gate-Dielektrikum von MOS-Transisto- ren mit hohen Spannungen belastet werden. Diese Belastung (stress) führt dazu, dass das Gate-Dielektrikum, in der Regel ein Oxid des Halbleitermaterials, elektrisch leitfähig wird (elektrischer Durchbruch). Dieser Durchbruch erfolgt nach ei- ner bestimmten Belastungsdauer. Wenn eine Grundgesamtheit (Ensemble) von Bauelementen einer solchen Belastung ausge- setzt wird, erfolgt der Durchbruch trotz gleicher Bedingungen nicht zum selben Zeitpunkt. Die Zeitpunkte der einzelnen Durchbrüche folgen einer zufallsbedingten Statistik (die durch eine Weibull-Verteilung beschrieben wird). Es ist also möglich, eine Grundgesamtheit von Transistoren zu belasten, so dass etwa 50% der Bauelemente einen Durchbruch zeigen, wo- bei die Charakterisierung (elektrische Erkennung) der Durch- bruchs-Verteilung als Identifikationsmerkmal bei späterem Be- trieb mit sehr kleinen Spannungen erfolgen kann, so dass kei- ne weitere Belastung der Bauelemente erfolgt und die zufällig erzeugte Information erhalten bleibt. Diese Konfiguration liefert daher Informationen, die direkt als binäre Zustände interpretiert werden können, nämlich die Angabe, ob das Oxid leitet oder nicht leitet.

Ferner sind auch andere Bauelement-Belastungen denkbar, z. B. die Belastung von MOS-Transistoren durch hochenergetische La- dungsträger im Kanalbereich (so genannte heiße Ladungsträger, die bei hohen Drainspannungen erzeugt werden). Die Belastun- gen erfolgen vorzugsweise in der Weise, dass sich als Folge der Drainstrom je nach Charakterisierungsarbeitspunkt des Transistors größenordnungsmäßig um einige 10-4 bis 10 än- dert. Die so erzeugte zufällige Verteilung der resultierenden Drainströme wird auch hier mittels eines schaltungstechni- schen Verfahrens in die Binärwerte umgesetzt. Weitere Mög- lichkeiten, Bauelemente zur Erzeugung von Zufallseigenschaf- ten zu belasten, sind die Erzeugung von Elektromigration auf elektrischen Leitungen, Gatespannungsstress von Transistoren bei hohen Temperaturen und Stress von Schaltungen, die zu Pa- rameterveränderungen der Bauelemente führen, jedoch nicht zum vollständigen Verlust der Funktionalität, im Unterschied zum Durchbruch des Gateoxids.

Alle diese Merkmale eignen sich zur Codierung von integrier- ten Schaltungen, da sie von Chip zu Chip zufällig schwanken und da sie auf Grund der mehr oder weniger atomaren Natur der Zufälligkeit der Schwankungen des betrachteten Materials bzw. der betrachteten Materialeigenschaften schwer zu fälschen sind. Bei dem für die Zufälligkeit entscheidenden Eigenschaf- ten der angegebenen Beispiele handelt es sich nicht um Her- stellungstoleranzen (z. B. Schwankungen in Länge, Breite oder Dicke einer Schicht), sondern um veränderliche Eigenschaften des Materials selbst. Die Herstellungstoleranzen sind den zu- fälligen Materialeigenschaften überlagert und werden, da sie sich aus anderen Gesetzmäßigkeiten heraus und insbesondere auf Grund systematischer Fehler ergeben, beim Auslesen der Identifizierungsmerkmale aus dem Ergebnis eliminiert. Dazu werden die herstellungsbedingten Schwankungen ermittelt und geeignet aus den Messergebnissen herausgefiltert.

Die Schwankungen in der Struktur der zur Erzeugung einer zu- fallsbedingten Ausprägung eines Identifizierungsmerkmals be- nötigen Schicht sollen elektrisch ausgelesen werden können.

Dazu kann z. B. der Strom, der Widerstand, die Kapazität oder die Induktivität, gegebenenfalls auch die Impedanz (komplexer Widerstand aus ohmschem, kapazitivem und induktivem Beitrag) zwischen Punkten dieser Schicht an einem oder mehreren Ar- beitspunkten des betreffenden Bauelementes bzw. der Schaltung gemessen werden. Diese Messpunkte können innerhalb der Schicht vorhanden sein, wie in dem Beispiel der Figur 1 nur an der Oberseite oder auch an zwei einander gegenüberliegen- den Oberseiten, wobei dann die Eigenschaft der Schicht in ih- rer gesamten Dicke festgestellt wird. Ebenso kann z. B. die temperatur-oder druckabhängige Änderung einer dieser Größen als charakteristisches Maß dienen. Zum Auslesen von Störstel- len ist auch das an sich bekannte, so genannte Charge-Pump- ing-Verfahren oder das Messen des für einen Transistor cha- rakteristischen Rauschens geeignet.

Die Schwankungen in der Struktur der zur Erzeugung einer zu- fallsbedingten Ausprägung eines Identifizierungsmerkmals be- nötigten Materialschicht sind in der Praxis immer von her- stellungsbedingten, oftmals nicht rein zufälligen Toleranzen überdeckt. Das bedeutet, dass der materialbedingte Mittelwert der betreffenden physikalischen Eigenschaft herstellungsbe- dingt schwankt. Für die Erkennung eines Identifizierungsmerk- mals ist es wichtig, eine von diesen Schwankungen unabhängige Codierung, insbesondere in Form eines digitalen Wortes, zu erhalten. Zu diesem Zweck wird der Mittelwert der gemessenen Größe über eine Grundgesamtheit von IC-Chips ermittelt. Zieht man diesen Mittelwert von den gemessenen Einzelwerten ab, so sind die Differenzwerte bereits unabhängig von großflächigen Prozessschwankungen auf Wafer-oder Losebene.

Da die zur Erzeugung der zufallsbedingten Ausprägung des Identifizierungsmerkmals notwendige Materialschicht eine ge- wisse Ausdehnung benötigt, ist es jedoch mit dieser Vorge- hensweise noch nicht möglich, systematische Herstellungsfeh- ler herauszumitteln. Um ein höheres Niveau an Zufälligkeit zu erreichen, wird vorzugsweise eine aus der analogen Schal- tungstechnik an sich bekannte, so genannte kreuzgekoppelte Anordnung der ausgemessenen Bereiche der Materialschicht vor- genommen. Im einfachsten Fall werden zwei Schichtelemente miteinander verglichen. Diese Schichtelemente sind geeignet gewählte Bereiche der Materialschicht und werden (zunächst im einfachen Fall einer Kompensation erster Ordnung) jeweils in zwei gleich große und über Verbindungsleitungen elektrisch leitend miteinander verbundene Teile aufgeteilt, die so ange- ordnet sind, dass die beiden zu vergleichenden Schichtelemen- te als Kreuz zueinander angeordnet sind. Entsprechend kann dieses Grundprinzip auch für mehrere beteiligte Schichtele- mente oder höhere Ordnungen der Kompensation von systemati- schen Fertigungsfehlern angewandt werden. Mit Hilfe dieses Verfahrens lassen sich Messwerte erzeugen, die sehr stark vom Zufall abhängen, so dass sie nur noch in digitale Größen um- gewandelt zu werden brauchen, um geeignete digitale Codie- rungsworte als Identifizierungsmerkmale zu ergeben.

Hierzu kann der gemessene Wert des einzelnen Schichtelements mit dem zuvor bestimmten Mittelwert verglichen werden. Eine logische Null wird dann z. B. einem Wert zugeordnet, der kleiner ist als der Mittelwert und von diesem um mindestens einen Rauschanteil, der zuvor berechnet wird, (A. Luck, S. Jung, R. Brederlow, R. Thewes, K. Goser, W. Weber : "On the Design Robustness of Threshold Logic Gates Using Multi Input Floating Gate MOS Transistors", Transactions on Electron De- vices 47 (6), 2000, pp. 1231-1240) verschieden ; eine logi- sche Eins wird entsprechend einem Wert zugeordnet, der um ei- nen geeigneten Rauschanteil größer ist als der Mittelwert.

Der Bereich dazwischen eignet sich nicht für eine eindeutige Identifikation und wird vorzugsweise in einer ersten Kali- brierung ermittelt und für die spätere Identifikation nicht benützt.

In der Figur 2 sind im Schema Anordnungen von Bereichen einer Materialschicht dargestellt, die in diesem Sinn als Schicht- elemente zur Bestimmung des Identifizierungsmerkmals verwen- det werden können. Die Bereiche, zwischen denen der elektri- sche Widerstand bzw. die Impedanz gemessen wird, werden in jeweils mindestens zwei gleich große Teile aufgeteilt, die elektrisch leitend miteinander verbunden sind und so zueinan- der angeordnet sind, dass zu jedem Paar von Bereichen, zwi- schen denen gemessen wird, mindestens ein Paar von Geraden mit genau einem Schnittpunkt angegeben werden kann derart, dass auf jeder Geraden des Paares auf jeder Seite des Schnittpunktes Teile desselben Bereiches des Paares liegen.

Das ist in der Figur 2a für das Beispiel einer kreuzgekoppel- ten Anordnung von vier Elementen bzw. sechzehn Teilelementen in einem Array dargestellt. Die vier unschraffierten bzw. je- weils gleichartig schraffierten Bereiche gehören dabei als Teilelemente zu demselben Element. Zu jedem Paar solcher Be- reiche lassen sich zwei diagonal verlaufende Geraden mit ei- nem Schnittpunkt angeben, auf denen jeweils die zwei Teilele- mente, die zu demselben Bereich gehören, beidseitig des Schnittpunktes liegen. Wenn die Teilelemente des Schemas der Figur 2a zeilenweise und spaltenweise derart durchnummeriert werden, dass die Nummer a/b den Elementen der a-ten Zeile und der b-ten Spalte zukommt, dann liegen z. B. die beiden links oben vorhandenen Bereiche mit einer von links unten nach rechts oben weisenden Schraffur und die beiden links oben vorhandenen Bereiche ohne Schraffur (Teilelemente 1/1 und 2/2 bzw. 1/2 und 2/1) auf zwei verschiedenen Diagonalen des Dia- gramms. Entsprechendes gilt z. B. auch für die Teilelemente 2/2 und 4/4 bzw. 2/4 und 4/2 (Schraffur von links unten nach rechts oben bzw. senkrecht). Die gleichartig schraffierten Teilelemente, die zu jeweils demselben Messbereich gehören, sind elektrisch leitend miteinander verbunden, was der Über- sichtlichkeit halber in der Figur 2 weggelassen ist. Das zweite in der Figur 2 dargestellte Diagramm 2b stellt eine zusätzlich benötigte Variante zur besseren Filterung von sys- tematischen Fehlern gerader Ordnung dar. Falls diese Anord- nung zusätzlich verwendet wird, werden die Anordnungen der Messbereiche gemäß Figur 2a und gemäß Figur 2b jeweils zwei- mal in der dargestellten kreuzgekoppelten Anordnung vorgese- hen. Für diese hochsymmetrische Variante werden daher sech- zehn Teilelemente pro Messbereich eingesetzt. Mit diesem Ver- fahren kann der Einfluss von räumlich großflächigen Prozess- schwankungen effizient minimiert werden.

Ein zufällig bestimmtes für die einzelne Schaltung charakte- ristisches digitales Wort der Länge von n Positionen lässt sich durch n+1 Schichtelemente realisieren, vorausgesetzt, es gibt kein Rauschen. Wichtig ist auch, dass die betreffende Zahl an Schichtelementen mindestens um eins größer ist als n, damit die Ergebnisse statistisch unabhängig sind. Im Fall der realistischen Annahme nicht verschwindenden Rauschens (A. Luck, S. Jung, R. Brederlow, R. Thewes, K. Goser, W. We- ber : "On the Design Robustness of Threshold Logic Gates Using Multi Input Floating Gate MOS Transistors", Transactions on Electron Devices 47 (6), 2000, pp. 1231-1240) müssen zur Si- cherheit m zusätzliche Elemente berücksichtigt werden. Welche der n+m+1 Schichtelemente nicht zu dem digitalen Wort beitra- gen, kann durch mehrfache Messung der Werte oder Berechnung des Rauschens und Herausmitteln der Messungenauigkeit ermit- telt werden.

Eine weitere Verbesserung der Zufälligkeit ebenso wie ein Schutz gegen Reverse-Engineering ergibt sich, wenn nur einige Elemente in einem größeren Array von Schichtelementen zur Er- zeugung des zufälligen digitalen Wortes verwendet werden. Da- bei ist auf ein hohes Maß an räumlicher Symmetrie bei der Auswahl der ausgemessenen Elemente zu achten, um systemati- sche Fehler soweit wie möglich zu kompensieren.

Es ist möglich, eine zufallsbedingte Ausprägung eines Identi- fizierungsmerkmals mit einer Mehrzahl von Anschlusskontakten herzustellen, die in einem Raster oder zumindest in einer be- stimmten Anordnung ausgerichtet und vorzugsweise aus Metall sind und deren Fläche typischerweise im Bereich von einigen tausend Quadratnanometern bis zu einigen Quadratmikrometern liegt. Auf die Anschlusskontakte wird ein Material aufge- bracht, dessen Moleküle zum Teil eine elektrisch leitende Verbindung mit dem Material der Kontaktflächen eingehen, so dass auf zufällige Art und Weise ein elektrisch leitendes Netzwerk zwischen den Anschlusskontakten ausgebildet wird.

Dieses Material kann Carbon-nano-Tubes, ein Polymer oder DNA umfassen und in flüssiger Form tropfenweise auf eine Anord- nung von Anschlusskontakten aufgebracht werden. Bei Verwen- dung eines Lösungsmittels muss gegebenenfalls noch ein Ver- dunsten oder ein Austreiben der Flüssigkeit aus dem aufge- brachten Tropfen bewirkt werden. Die entstehende Material- struktur kann als Codierungsmerkmal verwendet werden.

Falls auf diese Weise Verbindungen aus Carbon-nano-Tubes her- gestellt werden, sind diese je nach der Chiralität leitend, nichtleitend oder halbleitend. Außerdem können sie ineinan- der verschachtelt sein, da es so genannte Single-Wall-Tubes und so genannte Multi-Wall-Tubes gibt. Aus der unterschiedli- chen Anzahl der Verbindungen und aus den unterschiedlichen elektrischen Eigenschaften ergibt sich das jeweilige elektri- sche Netzwerk. Leitende Moleküle weisen jedoch unabhängig von ihrer Länge einen konstanten elektrischen Widerstandswert auf.

Statt dessen können auch in einem ersten Lösungsmitteltropfen relativ lange einsträngige DNA-Moleküle aufgebracht werden, die auf den Kontaktflächen immobilisiert werden. Mit einem weiteren Tropfen werden ebenfalls einsträngige, jedoch kurze bis sehr kurze DNA-Stränge hinzugegeben, die die bereits auf- gebrachten längeren DNA-Stränge zu doppelsträngigen DNA-Mole- külen ergänzen. Doppelsträngige Moleküle besitzen eine we- sentlich höhere Leitfähigkeit als einsträngige. Da die Auf- füllung mit kurzen DNA-Strängen nach statistischen Gesetzen geschieht, kann auch hiermit eine Netzwerkmatrix mit Codie- rungsmerkmalen erzeugt werden. Moleküle, die halbleitende Ei- genschaften aufweisen oder mit solchen versehen werden kön- nen, liefern ein weiteres Identifizierungsmerkmal, da hierbei der elektrische Widerstand und die Stromstärke auch von der Richtung der angelegten Spannung abhängig sind.

In der Figur 3 ist als Beispiel für die Herstellung eines solchen Netzwerkes ein Schema von Anschlusskontakten 11, 12, 13,14, 15,21, 22,23, 24,25, 31,32, 33,34, 35,41, 42, 43,44, 45 dargestellt. Diese Anschlusskontakte sind zum Bei- spiel als metallische Kontaktflächen auf der Oberseite eines IC-Chips aufgebracht. Mit den eingezeichneten gekrümmten Li- nien sind durch langgestreckte Moleküle ausgebildete elek- trisch leitende Verbindungen zwischen diesen Anschlusskontak- ten angedeutet. Zur Verbesserung der Übersichtlichkeit sind hier nur einige wenige solche Verbindungen eingezeichnet. Ei- ne erste leitende Verbindung 51 ist zwischen den Anschluss- kontakten 11 und 12 vorhanden ; eine zweite leitende Verbin- dung 52 ist zwischen den Anschlusskontakten 13 und 33 vorhan- den ; eine dritte leitende Verbindung 53 ist zwischen den An- schlusskontakten 14 und 15 vorhanden ; eine vierte leitende Verbindung 54 ist zwischen den Anschlusskontakten 13 und 22 vorhanden ; eine fünfte leitende Verbindung ist nur auf dem Anschlusskontakt 21 vorhanden und trägt so nicht zur Ausbil- dung des Netzwerkes bei ; eine sechste leitende Verbindung 56 verbindet die Anschlusskontakte 31,41 und 43 miteinander ; eine siebte leitende Verbindung 57 verbindet die Anschluss- kontakte 32 und 42 miteinander ; eine achte leitende Verbin- dung 58 führt von dem Anschlusskontakt 24 über den Anschluss- kontakt 34 auf den Anschlusskontakt 44 und zurück zum An- schlusskontakt 34 ; eine neunte leitende Verbindung 59 verbin- det die Anschlusskontakte 25,35 und 45 miteinander ; eine hier redundante zehnte leitende Verbindung 60 verbindet noch- mals die Anschlusskontakte 35 und 45. Bei jedem IC-Chip wird das Raster aus Anschlusskontakten in derselben Form vorgese- hen. Die leitenden Verbindungen bilden sich beim Aufbringen des Molekültropfens jeweils zufallsbedingt von Chip zu Chip unterschiedlich aus. Es kann auf sehr einfache Weise festge- stellt werden, welche der Anschlusskontakte elektrisch lei- tend miteinander verbunden sind ; gegebenenfalls kann auch die elektrische Leitfähigkeit der einzelnen Verbindungen bestimmt werden.

Zum Auslesen der charakteristischen Schichteigenschaften wer- den die Schichtelemente, d. h. die mit Anschlusskontakten versehenen Bereiche der Materialschicht oder Materialstruk- tur, über einen geeigneten Decoder separat ausgelesen und die Werte gegebenenfalls zwischengespeichert. Die Verarbeitung der Messwerte kann entweder nach einer Analog-/Digital-Wand- lung der zu untersuchenden analogen Messgrößen mit Hilfe ei- nes Prozessors erfolgen oder auch mit den analogen Messwerten direkt durchgeführt werden.

Die analoge Auswertung ist aufgrund der platzsparenden Reali- sierung von besonderem Interesse. Dabei vergleicht man den Wert eines ausgemessenen Bereiches an einem Eingang eines Komparators mit den Messwerten von parallel dazu oder gegebe- nenfalls untereinander auch in Reihe geschalteten weiteren ausgemessenen Bereichen, die an den anderen Eingang des Kom- parators geführt sind. Zur Normierung wird an den Eingängen des Komparators je ein Bezugswiderstand angebracht, um einen korrekten Vergleich zu ermöglichen. Statt dessen kann auch eine Bezugsspannung an einem Eingang des Komparators mit der- jenigen Spannung am anderen Eingang des Komparators vergli- chen werden, die durch den Spannungsteiler zwischen einem einzelnen ausgemessenen Bereich der Materialschicht und der Parallelschaltung bzw. Reihenschaltung der übrigen Bereiche erzeugt wird. Der Komparator liefert in jedem Fall eine dem Zustand"0"oder"1"entsprechende Spannung als digitales Si- gnal am Ausgang.

Die erzeugten Zufallsworte sollten zur Initialisierung durch mehrere Messschritte ermittelt werden ; die einzelnen digita- len Werte sollten in einem Speicher abgelegt werden, um so rauschempfindliche Bauelemente zu identifizieren. Diese kön- nen dann von der Verwendung im später zu erzeugenden Codewort ausgeschlossen werden. Wenn eine für sicherheitstechnische Anwendungen unbedenkliche Fehlertoleranz bei der Abfrage des dem IC-Chip zugewiesenen Codewortes zugelassen wird, kann auf den Speicher verzichtet werden. Es kann zusätzlich eine Stresseinheit in dem Decoder eingebaut sein, die dafür vorge- sehen ist, die zufälligen Eigenschaften der IC-Chips durch künstlich erzeugte zufällige Schwankungen der Degradation der Materialeigenschaften herbeizuführen. Diese Stresseinheit zur Belastung des Bauelementes ist dann vorzugsweise in der inte- grierten Schaltung mit eingebaut. Die Belastung kann durch eine Rückkopplung der Stresseinheit mit der internen Erfas- sungseinheit erfolgen, was vor der ersten Inbetriebnahme der Schaltung ausgeführt wird.

In der Figur 4 ist ein Schema einer möglichen Realisierung eines Generators für das Codewort dargestellt. Es ist ein De- coder 7 vorhanden, an den die Anordnung 9 aus n+m+1 ausgemes- senen Bereichen der Materialschicht sowie eine Bezugsspannung Vref angeschlossen sind. Der Decoder schaltet die gewünschten Reihen-oder Serienschaltungen der Elemente sowie die einzel- nen Elemente des Arrays an die Eingänge des Komparators, der in der rechts dargestellten Schaltungseinheit 10 angeordnet ist. Der Komparator vergleicht den Wert des für ein Identi- tätsbit zuständigen Elementes mit dem Mittelwert der anderen Elemente oder der Bezugsspannung Vref und erzeugt daraus ent- sprechende Bits"0"bzw."1", die gespeichert werden können, um ein zuverlässiges Auslesen zu gewährleisten. In der Figur 4 sind noch eine Speichereinheit 8 und die eventuell vorhan- dene Stresseinheit 20 dargestellt. Die Speichereinheit 8 ver- fügt vorzugsweise über eine Kontrolleinheit, mit der die Stresseinheit 20 und der Decoder 7 angesteuert werden. In der Stresseinheit wird nach Bedarf die für die Belastung der Bau- elemente erforderliche elektrische Spannung erzeugt.

Die Verwendung des zur Identifizierung vorgesehenen ID-Code- wortes kann, je nach Anwendung, intern oder extern erfolgen.

Bei einem internen Vergleich wird das ID-Codewort während der Fertigung der IC-Chips initialisiert und, evtl. codiert, in einem sicheren Speicher des Chips abgelegt. Zur Ausführungs- zeit, z. B. nach Eingabe von Power-on-Reset kann dann das ID- Codewort (dynamisch) abgefragt werden und entweder per HW- Mechanismus oder per SW-Mechanismus mit dem gespeicherten Be- zugswert verglichen werden. Unter der Annahme, dass bei einer vollständigen Reproduktion des Bauelementes, z. B. durch Re- verse-Engineering, das erzeugte individuelle Identifizie- rungsmerkmal auf Grund seiner zufälligen Ausprägung nicht eindeutig erkannt und reproduziert wird, weist ein Plagiat keine Übereinstimmung mit dem Bezugswert auf und kann als solches erkannt werden.

Bei externer Nutzung des ID-Codewortes würde ein zuvor vom IC-Chip als sicher authentifiziertes Terminal über eine ver- schlüsselte Kommunikationsstelle vom Chip sowohl das zur Laufzeit ausgelesene ID-Codewort als auch den entsprechenden, vom Hersteller mittels digitaler Signatur signierten und ge- speicherten Bezugswert erhalten. Mittels des öffentlichen Herstellerschlüssels ist das Terminal dann in der Lage, die Übereinstimmung der beiden Werte festzustellen. Die Sicher- heit dieses Verfahrens beruht darauf, dass ein potenzieller Angreifer kein gültiges solches Datenpaar kennt und daher nicht in der Lage ist, mittels einfacher SW-Emulation auf ei- ne entsprechende Anfrage des Terminals zu reagieren. Alterna- tiv kann das ID-Codewort auch als analoges Signal übertragen und erst vom Terminal digital gewandelt werden.

Bezugszeichenliste 1 Substrat 2 Isolationsschicht 3 Materialschicht 4 Dielektrikum 5 Kontaktlochfüllung 6 Anschlusskontakt 7 Decoder 8 Speichereinheit 9 Anordnung aus ausgemessenen Bereichen der Materialschicht 10 Schaltungseinheit 11,12, 13, 14, 15 Anschlusskontakt 20 Stresseinheit 21,22, 23,24, 25 Anschlusskontakt 31,32, 33,34, 35 Anschlusskontakt 41,42, 43,44, 45 Anschlusskontakt 51 erste leitende Verbindung 52 zweite leitende Verbindung 53 dritte leitende Verbindung 54 vierte leitende Verbindung 55 fünfte leitende Verbindung 56 sechste leitende Verbindung 57 siebte leitende Verbindung 58 achte leitende Verbindung 59 neunte leitende Verbindung 60 zehnte leitende Verbindung