本发明涉及通信技术领域， 尤其涉及一种时分同步码分多址接入

( TD-SCDMA, Time Division Synchronous Code Division Multiple Access ) 系统中提高下行同步可靠性的方法及装置。 背景技术

在 TD-SCDMA系统中 , 上下行信道工作在相同的频率， 不同的时隙 , 对用户设备（ UE, User Equipment )而言， 上行信道和下行信道可能存在互 相干扰， 同时， 不同的小区之间也存在干扰， 因此 TD-SCDMA系统对同步 要求比较高。

在 UE端， 由下行同步跟踪装置完成下行的同步功能， 给测量、联合检 测等模块提供帧头和径信息。 实际应用中， UE可能处于静止、 慢速移动或 者高速移动的场景。 在静止或者慢速移动时， 比如在室内或者步行场景下， UE端的下行同步跟踪能够给系统提供稳定的帧� ��信息， 而在 UE高速移动 时， 比如在城际动车或者磁悬浮列车场景下， UE快速移动引起的帧头位置 变化较快， 给 UE端的下行同步跟踪带来困难。

一般而言， 码分多址接入（CDMA, Code Division Multiple Access ) 系 统中的同步， 釆用基于伪随机码 ( PN , Pseudo-random Number )滑动相关， 确定相关峰值位置的捕获方案。

TD-SCDMA系统也是一种 CDMA系统，由 TD-SCDMA系统的帧结构 可以知道， 下行导频时隙（ DwPTS , Downlink Piloting Time Slot )的下行同 步（ SYNC-DL, Downlink Synchronize )码序列可以用来与本地的 SYNC-DL 码相关， 通过搜索相关峰值来实现下行同步。 在第三代合作伙伴计划 ( 3GPP, Third Generation Partnership Project ) 描述的几种典型的信道环境中， 例如： 加性白高斯噪声 （AWGN, Additive White Gaussion Noise )信道下， 简单的将子帧的 SYNC-DL码与 UE本地的 SYNC-DL码相关， 搜索相关峰值的方法可以得到比较准确的下行 同步信 息。 但是， 在多径衰落信道， 比如第三种情况（CASE3 ) 的信道下， 由于 TD-SCDMA系统的 SYNC-DL码长度仅有 64码片 （chip ), 难于捕捉， 特 别是 UE快速移动时， 若简单地釆用将单个子帧的 SYNC-DL码与 UE本地 的 SYNC-DL码相关来获得下行同步信息， 可能不够准确。

因此， 在信道环境比较差比如有噪声和干扰的场景下 ， 简单的根据相 关峰值位置来进行下行帧头调整， 可能会存在帧头调整错误， 导致系统性 能下降的问题， 从而难以满足 TD-SCDMA系统高精度的同步要求。 发明内容

本发明的主要目的在于提供一种提高下行同步 可靠性的方法及装置， 旨在提高 TD-SCDMA系统中下行同步的可靠性。

本发明提出一种提高下行同步可靠性的方法， 该方法包括：

获取各子帧数据中的 SYNC-DL码部分数据， 与 UE本地的 SYNC-DL 码相关， 得到时延函数（DP, Delay-Profile )值， 并根据 DP值计算能量时 延函数（PDP, Power-Delay-Profile )值；

计算噪声径的能量均值， 根据噪声径的能量均值计算噪声门限； 寻找各子帧的 PDP值的峰值， 并记录峰值位置；

当前子帧与其前一子帧的峰值位置差小于峰值 门限， 且当前子帧的 PDP值的峰值大于噪声门限时， 根据当前子帧的 PDP值的峰值位置与理想 位置的偏差调整当前子帧的帧头位置。

优选地， 所述获取各子帧数据中的 SYNC-DL码部分数据， 与 UE本地 的 SYNC-DL码相关， 得到 DP值， 并根据 DP值计算 PDP值的步骤包括： 获取各子帧 SYNC-DL码前 32 chip, SYNC-DL码 64chip和 SYNC-DL 码后 32chip的数据，所述数据釆用至少 2倍釆样率，与 UE本地的 SYNC-DL 码相关， 得到 DP值；

对 DP值进行 n倍内插， 得到 DP内插值， n为自然数；

计算 PDP值， 所述 PDP值为 DP内插值的模的平方。

优选地， 所述计算噪声径的能量均值， 根据噪声径的能量均值计算噪 声门限的步骤包括：

获取各子帧 SYNC-DL码前 16chip和后 16chip的数据，计算 PDP均值， 作为噪声径的能量均值；

计算噪声门限， 所述噪声门限为噪声径的能量均值乘以噪声门 限系数 λ , λ >1。

优选地， 所述 居当前子帧的 PDP值的峰值位置与理想位置的偏差调 整当前子帧的帧头位置的步骤包括：

若当前子帧的 PDP值的峰值位置大于理想位置， 则将当前子帧的帧头 向后调整 1 sample;

若当前子帧的 PDP值的峰值位置等于理想位置， 则不调整当前子帧的 帧头位置；

若当前子帧的 PDP值的峰值位置小于理想位置， 则将当前子帧的帧头 向前调整 1 sample„

优选地， 所述 n为 4; 所述 λ为 9; 所述峰值门限为 2chip; 所述 sample 为 1/8 chip, 理想位置为 257。

本发明还提出一种提高下行同步可靠性的装置 ， 该装置包括： PDP计 算模块、 噪声门限计算模块、 峰值位置获取模块以及帧头位置调整模块； 其中，

PDP计算模块， 用于获取各子帧数据中的 SYNC-DL码部分数据， 与 UE本地的 SYNC-DL码相关 , 得到 DP值 , 并根据 DP值计算 PDP值； 噪声门限计算模块， 用于计算噪声径的能量均值， 根据噪声径的能量 均值计算噪声门限；

峰值位置获取模块， 用于寻找各子帧的 PDP值的峰值， 并记录峰值位 置；

帧头位置调整模块， 用于当前子帧与其前一子帧的峰值位置差小于 峰 值门限，且当前子帧的 PDP值的峰值大于噪声门限时，根据当前子帧的 PDP 值的峰值位置与理想位置的偏差调整当前子帧 的帧头位置。

优选地， 所述 PDP计算模块包括： 相关单元、 内插单元以及计算单元； 其中，

相关单元，用于获取各子帧 SYNC-DL码前 32chip、 SYNC-DL码 64chip 和 SYNC-DL码后 32chip的数据， 所述数据釆用至少 2倍釆样率， 与 UE 本地的 SYNC-DL码相关 , 得到 DP值；

内插单元， 用于对 DP值进行 n倍内插， 得到 DP内插值， n为自然数； 计算单元， 用于计算 PDP值， 所述 PDP值为 DP内插值的模的平方。 优选地， 所述噪声门限计算模块包括： 噪声径能量均值计算单元以及 噪声门限计算单元； 其中，

噪声径能量均值计算单元， 用于获取各子帧 SYNC-DL码前 16chip和 后 16chip的数据， 计算 PDP均值， 作为噪声径的能量均值；

噪声门限计算单元， 用于计算噪声门限， 所述噪声门限为噪声径的能 量均值乘以噪声门限系数 λ , λ >1。

优选地， 所述帧头位置调整模块还用于：

当前子帧的 PDP值的峰值位置大于理想位置时， 将当前子帧的帧头向 后调整 1 sample;

当前子帧的 PDP值的峰值位置等于理想位置时， 不调整当前子帧的帧 头位置；

当前子帧的 PDP值的峰值位置小于理想位置时， 将当前子帧的帧头向 前调整 1 sample„

优选地， 所述 n为 4; 所述 λ为 9; 所述峰值门限为 2chip; 所述 sample 为 1/8 chip, 理想位置为 257。

本发明提出的一种提高下行同步可靠性的方法 及装置， 在 TD-SCDM A 系统中， 釆用下行接收子帧数据中的 SYNC-DL 码部分数据与本地的 SYNC-DL码序列相关， 釆用内插法提高原始信号的时域分辨率， 搜索相关 PDP峰值来实现下行同步， 通过相关 PDP峰值和噪声门限的比较以及前后 两个子帧 PDP峰值位置的差异， 来判别当前子帧 PDP峰值位置的可靠性， 当前子帧 PDP峰值可靠时，通过当前子帧 PDP峰值位置与理想位置的偏差 来调整当前帧头的位置， 从而提高了信道环境比较差的场景下的下行同 步 调整的准确性， 满足下行同步要求， 从而提高系统稳定性。 附图说明

图 1是本发明提高下行同步可靠性的方法一实施� �流程示意图； 图 2是本发明提高下行同步可靠性的方法一实施� �中获取各子帧数据 中的 SYNC-DL码， 与 UE本地的 SYNC-DL码相关， 得到 DP值， 并根据 DP值计算 PDP值的流程示意图；

图 3是本发明提高下行同步可靠性的方法一实施� �中计算噪声径的能 量均值， 根据噪声径的能量均值计算噪声门限的流程示 意图；

图 4是本发明提高下行同步可靠性的方法一实施� �中根据当前子帧的 PDP值的峰值位置与理想位置的偏差调整当前子 帧的帧头位置的流程示意 图；

图 5是本发明提高下行同步可靠性的装置一实施� �结构示意图； 图 6是本发明提高下行同步可靠性的装置一实施� �中 PDP计算模块结 构示意图；

图 7是本发明提高下行同步可靠性的装置一实施� �中噪声门限计算模 块结构示意图。

为了使本发明的技术方案更加清楚、 明了， 下面将结合附图作进一步 详述。 具体实施方式

本发明实施例解决方案主要是： 利用接收的子帧数据中的 SYNC-DL 码部分数据与本地 SYNC-DL码序列进行相关，经计算得到 PDP值，将 PDP 峰值与噪声门限比较， 并比较前后两个子帧 PDP峰值位置， 判定 PDP峰值 位置的可靠性， 如果 PDP峰值位置可靠， 则根据此 PDP峰值位置来调整帧 头位置， 否则不调整帧头位置， 以满足下行同步要求， 提高系统稳定性。

下面结合本发明的附图用具体的实施例对 TD-SCDMA 系统中提高下 行同步可靠性的方法进行说明。本实施例 TD-SCDMA系统下行接收釆用两 倍釆样率， 下行同步跟踪精度是 l/8chip。 釆样率是指每秒从同一码片的连 续信号中提取的离散信号的个数， 两倍釆样率即每个码片选取两个样点。

如图 1 所示， 本发明一实施例提出一种提高下行同步可靠性 的方法， 包括：

步骤 S101 , 获取各子帧数据中的 SYNC-DL码部分数据， 与 UE本地 的 SYNC-DL码相关， 得到 DP值， 并根据 DP值计算 PDP值；

在本实施例中， 将接收的各子帧数据下行导频时隙 DwPTS 中的 SYNC-DL码序列与 UE本地 SYNC-DL码序列进行相关， 得到 DP值， 并 根据 DP值计算 PDP值， 为了得到精度较高的下行同步跟踪结果， 输入相 关器的是两倍釆样率的数据， 并对 DP值进行 4倍插值， 得到 l/8chip精度 的 DP值， 再计算 PDP值， 具体计算过程如下：

A )接收各子帧 SYNC-DL码序列之前的 32chip、 SYNC-DL码序列 64chi 和 SYNC-DL码序列之后 32chip, 得到总共 128chip、 256个样点的 数据 r (n), 并将数据 r ( n )与 UE本地的 SYNC-DL码序列 sync相关： DP (n)= r(n) ® conj (sync )

其中， @表示卷积运算， r (n)表示接收的第 n个子帧的数据， sync 是 UE本地的 SYNC-DL码， sync为 64chip、 128个样点， conj表示共轭函 数， DP (n)值是第 n个子帧的相关结果， DP (n)值为 128个样点， n为 自然数。在 SYNC-DL码之前、之后的各 32chip数据就是 TD-SCDMA各子 帧之间的信息。

B )对 DP ( n )进行 4倍内插， 得到 l/8chip精度的 DP内插值 DPinterp ( n )值。

所谓 4倍内插是在每两个 DP (n)值之间， 根据 DP (n)值的计算方 式， 等间隔的插入 3个 DPinterp值， 得到的 DPinterp ( n )值为 512个样点。 DPinterp ( n )值频谱即是 DP ( n )值频谱经过 4倍压缩而成， 提高了原始 信号的时域分辨率， 4倍内插现在有很多成熟的方法， 此不赘述。

C )计算 PDP, PDP ( n )值为复数 DPinterp ( n )值的模的平方：

PDP{n) = ( DPinterp(w))) ² + (mag(DPinterp(w))) ²

其中， real ( . )表示取实部， imag ( . )表示取虚部， PDP ( n )值为 512 个样点。

步骤 S102, 计算噪声径的能量均值， 根据噪声径的能量均值计算噪声 门限；

计算各子帧 SYNC-DL码最前面 16chip和最后面 16chip, 共 32chip, 即 256个样点上的 PDP均值， 作为噪声径的能量均值 noise:

noise = [PDP(l :128) + P P(385： 512)]/ 256

计算噪声门限： Thnoise=noise* λ , 其中 λ是噪声门限系数， λ>1, 根 据仿真或实测来设置， 在本实施例中， λ=9; 噪声门限的计算方法较多， 本实施例选取一种实现简单、 性能相对较 好方法的作为优选实施例。

步骤 S103 , 寻找各子帧的 PDP值的峰值， 并记录峰值位置；

找出各子帧的 PDP值的峰值 max ( PDP ), max表示取最大值， 并记录 其位置 Position , 第 N子帧的峰值位置在 Position ( N ) chip; 第 N-n子帧的 峰值位置在 Position ( N-n ) chip, 其中， n=l , 2, 根据仿真性能系统实 现复杂度来设置。

步骤 S104, 当前子帧与其前一子帧的峰值位置差小于峰值 门限， 且当 前子帧的 PDP值的峰值大于噪声门限时，根据当前子帧的 PDP值的峰值位 置与理想位置的偏差调整当前子帧的帧头位置 。

在本步骤中， 在判断当前子帧即第 η子帧的 PDP峰值的可靠性时， 需 要将第 η子帧的 PDP峰值 max ( PDP ) ( n )与噪声门限 Thnoise进行比较， 同时， 还需要考察前后两个子帧即第 n子帧的峰值位置 Position ( n )与其 前一子帧即第 n- 1子帧的峰值位置 Position ( n-1 ) 的位置差 PeakDiff , 即 , PeakDiff= Position ( n ) - Position ( n-1 );

并将 PeakDiff 与峰值门限 Thdiff进行比较， 其中 , Thdiff根据仿真或 实测来设置， 在本实施例中， Thdiff=2chip, 即 16个 l/8chip精度的样点： 若 max ( PDP ) > Thnoise, 且 PeakDiff<Thdiff , 则

表示当前第 η子帧的 PDP峰值可靠， 否则， 认为不可靠。

如果当前第 n子帧的 PDP峰值可靠， 则根据峰值位置 Position ( n )和 理想位置 IdealPosition的偏差来调整当前帧头位置， 具体调整规则为：

若 Position ( n ) > IdealPosition, 则将帧头向后调整 1 sample;

若 Position ( n ) = IdealPosition, 则不调整帧头位置；

若 Position ( n ) < IdealPosition, 则将帧头向前调整 1 sample„

在本实施例中， 精度 sample根据系统性能要求和实现代价确定， 可以 是 1/2 chip, 1/4 chip, 1/8 chip, l/16chip。 本实施例中是 1/8 chip, 对应的 理想位置 IdealPosition为 257 ( l/4chi 精度时 IdealPosition是 129, 以此类 推）。

以上方法中， 也可以根据需要釆用大于 2倍的釆样率， 以获得更精确 的数据。 步骤 101 中除了对 DP ( n )值进行 4倍内插外， 还可以根据需要 进行 n倍内插。

如图 2所示， 步骤 S101包括：

步骤 S1011 , 获取各子帧 SYNC-DL码前 32chip、 SYNC-DL码 64chip 和 SYNC-DL码后 32chip的数据，该数据釆用至少 2倍釆样率，与 UE本地 的下行同步 SYNC-DL码相关， 得到 DP值；

步骤 S1012, 对 DP值进行 n倍内插， 得到 DP内插值， n为自然数； 步骤 S1013 , 计算 PDP值， PDP值为 DP内插值的模的平方。

如图 3所示， 步骤 S102包括：

步骤 S1021 , 获取各子帧 SYNC-DL码前 16chip和后 16chip的数据， 计算 PDP均值， 作为噪声径的能量均值；

步骤 S1022,计算噪声门限，该噪声门限为噪声径的能 量均值乘以噪声 门限系数 λ , λ >1。

如图 4所示，步骤 S104中根据当前子帧的 PDP值的峰值位置与理想位 置的偏差调整当前子帧的帧头位置的步骤包括 ：

步骤 S1041 , 判断当前子帧的 PDP值的峰值位置是否大于理想位置； 若大于， 则进入步骤 S1042; 若等于， 则进入步骤 S1043; 若小于， 则进入 步骤 S1044;

步骤 S1042, 将当前子帧的帧头向后调整 lsample;

步骤 S1043 , 不调整当前子帧的帧头位置；

步骤 s 1044, 将当前子帧的帧头向前调整 lsample。 本实施例针对 TD-SCDMA系统， 釆用下行接收数据中的 SYNC-DL码 部分数据与本地的 SYNC-DL码序列相关，釆用内插法提高原始信号� �时域 分辨率， 搜索相关 PDP峰值来实现下行同步， 通过相关 PDP峰值和噪声门 限的比较以及前后两个子帧峰值位置的差异， 来判别当前相关峰值位置的 可靠性， 当前相关 PDP峰值可靠时， 通过相关 PDP峰值位置与理想位置的 偏差来调整当前帧头的位置， 从而提高了信道环境比较差的场景下的下行 同步调整的准确性， 满足下行同步要求， 从而提高系统稳定性。

如图 5 所示， 本发明一实施例提出一种提高下行同步可靠性 的装置， 包括： PDP计算模块 501、 噪声门限计算模块 502、 峰值位置获取模块 503 以及帧头位置调整模块 504, 其中：

PDP计算模块 501 , 用于获取各子帧数据中的 SYNC-DL码部分数据， 与 UE本地的 SYNC-DL码相关， 得到 DP值， 并根据 DP值计算 PDP值； 在本实施例中， 将接收的各子帧数据中的 SYNC-DL码部分数据与 UE 本地 SYNC-DL码序列进行相关， 得到 DP ( Delay-Profile , 时延函数）值， 并根据 DP值计算 PDP值， 为了得到精度较高的下行同步跟踪结果， 输入 相关器的是两倍釆样率的数据， 并对 DP值进行 4倍插值， 得到 l/8chip精 度的 DP值， 再计算 PDP值， 具体计算过程如下：

A )接收各子帧 SYNC-DL码序列之前的 32chip、 SYNC-DL码序列 64chi 和 SYNC-DL码序列之后 32chip, 得到总共 128chip、 256个样点的 数据 r ( n ), 并将数据 r ( n )与 UE本地的 SYNC-DL码序列 sync相关：

DP (n)= r(n) ® conj (sync )

其中， @表示卷积运算， r ( n )表示接收的第 n个子帧的数据， sync 是 UE本地的 SYNC-DL码， sync为 64chip、 128个样点， conj表示共轭函 数， DP ( n )值是第 n个子帧的相关结果， DP ( n )值为 128个样点， n为 自然数。在 SYNC-DL码之前、之后的各 32chip数据就是 TD-SCDMA各子 帧之间的信息。 B )对 DP ( n )进行 4倍内插， 得到 l/8chip精度的 DP内插值 DPinterp

(n)值。

所谓 4倍内插是在每两个 DP (n)值之间， 根据 DP (n)值的计算方 式， 等间隔的插入 3个 DPinterp值， 得到的 DPinterp ( n )值为 512个样点。 DPinterp ( n )值频谱即是 DP ( n )值频语经过 4倍压缩而成， 提高了原始 信号的时域分辨率， 4倍内插现在有很多成熟的方法， 此不赘述。

C)计算 PDP, PDP (n)值为复数 DPinterp (n)值的模的平方：

PDP{n) = ( DPinterp(w))) ² + (mag(DPinterp(w))) ²

其中， real(.)表示取实部， imag(.)表示取虚部， PDP(n)值为 512个样点。 噪声门限计算模块 502, 用于计算噪声径的能量均值，根据噪声径的能 量均值计算噪声门限； 具体为：

计算各子帧 SYNC-DL码最前面 16chip和最后面 16chip, 共 32chip, 即 256个样点上的 PDP均值， 作为噪声径的能量均值 noise:

noise = [PDP(l :128) + P P(385： 512)]/ 256

计算噪声门限： Thnoise=noise* λ , 其中 λ是噪声门限系数， λ>1, 根 据仿真或实测来设置， 在本实施例中， λ=9;

噪声门限的计算方法较多， 本实施例选取一种实现简单、 性能相对较 好方法的作为优选实施例。

峰值位置获取模块 503, 用于寻找各子帧的 PDP值的峰值， 并记录峰 值位置；

帧头位置调整模块 504,用于当前子帧与其前一子帧的峰值位置差� �于 峰值门限， 且当前子帧的 PDP值的峰值大于噪声门限时， 根据当前子帧的 PDP值的峰值位置与理想位置的偏差调整当前子 帧的帧头位置， 其具体调 整过程为：

当前子帧的 PDP值的峰值位置大于理想位置时， 将当前子帧的帧头向 后调整 1 sample;

当前子帧的 PDP值的峰值位置等于理想位置时， 不调整当前子帧的帧 头位置；

当前子帧的 PDP值的峰值位置小于理想位置时， 将当前子帧的帧头向 前调整 1 sample。

在本实施例中， sample根据系统性能要求和实现代价确定， 可以是 1/2 chip, 1/4 chip, 1/8 chip, l/16chip。 本实施例中是 1/8 chip, 对应的理想位 置 IdealPosition为 257 ( l/4chi 精度时 IdealPosition是 129 , 以此类推）。

如图 6所示， PDP计算模块 501包括： 相关单元 5011、 内插单元 5012 以及计算单元 5013 , 其中：

相关单元 5011 , 用于获取各子帧下行同步 SYNC-DL码前 32chip、 SYNC-DL码 64chip和 SYNC-DL码后 32chip的数据， 所述数据釆用至少 2 倍釆样率， 与 UE本地的下行同步 SYNC-DL码相关， 得到 DP值；

内插单元 5012, 用于对 DP值进行 n倍内插， 得到 DP内插值， n为自 然数；

计算单元 5013 , 用于计算 PDP值， 所述 PDP值为 DP内插值的模的平 方。

如图 7所示， 噪声门限计算模块 502包括： 噪声径能量均值计算单元 5021以及噪声门限计算单元 5022, 其中：

噪声径能量均值计算单元 5021 , 用于获取各子帧下行同步 SYNC-DL 码前 16chip和后 16chip的数据， 计算 PDP均值， 作为噪声径的能量均值； 噪声门限计算单元 5022, 用于计算噪声门限， 所述噪声门限为噪声径 的能量均值乘以噪声门限系数 λ , λ >1。

本发明实施例提高下行同步可靠性的方法及装 置，在 TD-SCDMA系统 中，釆用下行接收数据中的的 SYNC-DL码部分数据与本地的 SYNC-DL码 序列相关， 釆用内插法提高原始信号的时域分辨率， 搜索相关 PDP峰值来 实现下行同步， 通过相关 PDP峰值和噪声门限的比较以及前后两个子帧 PDP峰值位置的差异， 来判别当前相关 PDP峰值位置的可靠性， 当前相关 PDP峰值可靠时， 通过相关 PDP峰值位置与理想位置的偏差来调整当前帧 头的位置， 从而提高了信道环境比较差的场景下的下行同 步调整的准确性， 满足下行同步要求， 从而提高系统稳定性。

以上所述仅为本发明的优选实施例， 并非因此限制本发明的专利范围， 凡是利用本发明说明书及附图内容所作的等效 结构或流程变换， 或直接或 间接运用在其它相关的技术领域， 均同理包括在本发明的专利保护范围内。