Halbleitermodul mit zumindest einem Halbleiterelement

Die Erfindung betri f ft ein Halbleitermodul mit zumindest einem Halbleiterelement .

Ferner betri f ft die Erfindung einen Stromrichter mit mindestens einem derartigen Halbleitermodul .

Darüber hinaus betri f ft die Erfindung ein Verfahren zur Herstellung eines Halbleitermoduls mit zumindest einem Halbleiterelement .

Ein derartiges Halbleiterelement wird üblicherweise für den Betrieb in einem Halbleitermodul auf eine metallische Oberfläche eines Substrats aufgelötet . Beispielsweise ist das Halbleiterelement als Leistungshalbleiterelement für den Einsatz in einem Stromrichter ausgeführt . Unter einem Stromrichter ist beispielsweise ein Gleichrichter, ein Wechselrichter, ein Umrichter oder ein Gleichspannungswandler zu verstehen . Ein derartiges Halbleiterelement ist beispielsweise als Transistor, als Diode oder als Logikbaustein ausgeführt . Insbesondere ist der Transistor als Insulated-Gate-Bipolar- Transistor ( IGBT ) , Metalloxide-Semiconductor-Field-Ef f ect- Transistor (MOSFET ) oder Feldef fekttransistor ausgeführt .

Insbesondere bei einer Bare-Die-Verarbeitung kann es zu einem Verkippen des Halbleiterelements beim Löt- oder Sintervorgang kommen . Derartig verkippt aufgebrachte Halbleiterelemente sind nur mit erhöhtem Aufwand oder gar nicht mehr, beispielsweise durch Drahtbonden, weiterzuverarbeiten . Weiterhin ist eine thermische Anbindung des verkippt aufgebrachten Halbleiterelements zum Substrat durch die unterschiedliche Dicke der Löt- oder Sinterschicht sehr ungleichmäßig .

Die Of fenlegungsschri ft EP 3 625 823 Al beschreibt ein Leistungsmodul mit mindestens einem Leistungshalbleiter, insbe- sondere einem Leistungstransistor , welcher eine erste Kontaktfläche und eine der ersten Kontakt fläche gegenüberliegende zweite Kontakt fläche aufweist , und einem Substrat , welches zumindest zwei übereinander angeordnete miteinander verbundene Lagen umfasst . Um eine , im Vergleich zum Stand der Technik, höhere Beständigkeit gegenüber Feuchtigkeit zu erreichen und eine niederinduktive planare Anbindung des mindestens einen Leistungshalbleiters zu ermöglichen, wird vorgeschlagen, dass die erste Lage ein erstes dielektrisches Material mit zumindest einer ersten Metallisierung umfasst , wobei die erste Metallisierung auf einer der zweiten Lage zugewandten Seite angeordnet ist , wobei die zweite Lage ein zweites dielektrisches Material mit zumindest einer zweiten Metallisierung umfasst , wobei die zweite Metallisierung auf einer der ersten Metallisierung abgewandten Seite angeordnet ist , wobei der Leistungshalbleiter über die erste Kontakt fläche mit der ersten Metallisierung verbunden ist , wobei der Leistungshalbleiter in einer ersten Aussparung der zweiten Lage angeordnet ist , wobei eine metallische erste Kapselung derartig angeordnet ist , dass der Leistungshalbleiter fluiddicht gekapselt ist und die zweite Kontakt fläche des Leistungshalbleiters über die erste Kapselung elektrisch leitend mit der zweiten Metallisierung verbunden ist .

Die Of fenlegungsschri ft DE 11 2017 007 599 T5 beschreibt eine Halbleitervorrichtung, die ein Auftreten eines Lunkers zur Zeit eines Bondens eines Halbleiterelements mittels eines Lötmetalls unterdrückt und eine Wärmeabstrahleigenschaft des Halbleiterelements verbessert . Ein Halbleiterelement- Bondingsubstrat umfasst eine isolierende Platte und eine Metallstruktur, die an eine Hauptoberfläche der isolierenden Platte gebondet ist . Eine Hauptoberfläche der Metallstruktur auf einer entgegengesetzten Seite der isolierenden Platte enthält einen Bondingbereich, an den ein Halbleiterelement mittels eines Lötmetalls gebondet ist . Die Metallstruktur enthält zumindest einen, in der Hauptoberfläche gelegenen konkaven Teil . Der zumindest eine konkave Teil ist im Bon- dingbereich in Bezug auf einen zentralen Teil des Bondingbereichs näher zu einem Rand des Bondingbereichs gelegen .

Somit besteht die Aufgabe der vorliegenden Erfindung darin, ein Halbleitermodul anzugeben, welches , im Vergleich zum Stand der Technik, einfacher und zuverlässiger zu fertigen ist .

Die Aufgabe wird erfindungsgemäß durch ein Halbleitermodul mit zumindest einem Halbleiterelement gelöst , wobei das Halbleiterelement ein Kontaktierungselement aufweist , wobei das Kontaktierungselement des Halbleiterelements über eine Verbindungsschicht stof f schlüssig mit einer metallischen Oberfläche verbunden ist , wobei die metallische Oberfläche eine Kavität aufweist in welcher die Verbindungsschicht angeordnet ist und wobei das Kontaktierungselement die Kavität zumindest teilweise überlappt , wobei die Kavität zumindest eine Aussparung ( 32 ) aufweist .

Ferner wird die Aufgabe erfindungsgemäß gelöst durch einen Stromrichter mit mindestens einem derartigen Halbleitermodul .

Darüber hinaus wird die Aufgabe erfindungsgemäß gelöst durch ein Verfahren zur Herstellung eines derartigen Halbleitermoduls mit zumindest einem Halbleiterelement , wobei das Halbleiterelement ein Kontaktierungselement aufweist , wobei das Kontaktierungselement des Halbleiterelements über eine Verbindungsschicht stof f schlüssig mit einer metallischen Oberfläche verbunden wird, wobei die metallische Oberfläche eine Kavität aufweist in welcher die Verbindungsschicht angeordnet wird, wobei das Kontaktierungselement die Kavität zumindest teilweise überlappt , wobei die Kavität zumindest eine Aussparung aufweist , über welche die Kavität während der Herstellung der stof f schlüssigen Verbindung entlüftet wird .

Die in Bezug auf das Halbleitermodul nachstehend angeführten Vorteile und bevorzugten Ausgestaltungen lassen sich sinnge- maß auf den Stromrichter und das Herstellungsverfahren übertragen .

Der Erfindung liegt die Überlegung zugrunde , ein Verkippen zumindest eines Halbleiterbauelements während der Herstellung einer stof f schlüssigen Verbindung mit einer metallischen Oberfläche zu verhindern . Eine derartige metallische Oberfläche ist beispielsweise Teil eines Substrats , das eine dielektrische Materiallage sowie zumindest eine Metallisierung mit der metallischen Oberfläche umfasst . Eine dielektrische Materiallage ist beispielsweise aus einem keramischen Werkstof f , insbesondere Aluminiumnitrid oder Aluminiumoxid, oder einem organischen Werkstof f , insbesondere einem Polyamid, hergestellt . Darüber hinaus weist die dielektrische Materiallage beispielsweise eine Dicke von 25 pm bis 400 pm, insbesondere 50 pm bis 380 pm, auf . Die zumindest eine Metallisierung ist beispielsweise aus Kupfer, Gold, Silber, Aluminium und/oder deren Legierungen hergestellt . Das Halbleiterelement weist ein Kontaktierungselement auf , welches über eine Verbindungsschicht stof f schlüssig mit der metallischen Oberfläche verbunden wird, wobei die stof f schlüssige Verbindung beispielsweise durch Löten oder Sintern hergestellt wird . Das Kontaktierungselement ist insbesondere ein metallisches Pad auf dem Halbleiterbauelement , welches beispielsweise als Kollektor-Pad ausgeführt ist . Um das Verkippen während der Herstellung der stof f schlüssigen Verbindung zu verhindern ist eine Kavität auf der metallischen Oberfläche vorgesehen, in welcher die Verbindungsschicht angeordnet ist und wobei das Kontaktierungselement die Kavität zumindest teilweise überlappt . Insbesondere weist die Kavität eine ebene Grundfläche auf , wobei eine Tiefe der Kavität kleiner als eine Dicke der Metallisierung des Substrats ist , sodass eine stof f schlüssige Verbindung des Kontaktierungselements mit der Metallisierung erfolgt . Beispielsweise wird die Verbindungsschicht durch ein Lötpreform hergestellt , das durch Zufuhr von Wärme , beispielsweise in einem Ofen, aufschmil zt , sich innerhalb der Kavität sprei zt und das Halbleiterelement beim Ausbilden der Verbindungsschicht an das Substrat heranzieht , sodass das Kontaktierungselement auf der metallischen Oberfläche aufliegt . Ein Verkippen des Halbleiterbauelements wird somit verhindert , wobei das Halbleiterelement im Wesentlichen parallel zum Substrat ausgerichtet wird, wodurch insbesondere eine Weiterverarbeitung durch Bonden, beispielsweise Drahtbonden, einfacher und zuverlässiger erfolgt . Eine thermische Anbindung des Halbleiterbauelements wird durch eine gleichmäßige Dicke der Verbindungsschicht verbessert .

Die Kavität weist zumindest eine Aussparung auf . Eine derartige Aussparung ist insbesondere eine Stichleitung, welche beispielsweise spanend kostengünstig und ohne zusätzliches Werkzeug herstellbar ist . Eine derartige Aussparung ermöglicht ein Entweichen von Gasen, beispielsweise während eines Lötvorgangs , sodass eine Lot-Qualität signi fikant positiv beeinflusst wird .

Eine weitere Aus führungs form sieht vor, dass das Kontaktierungselement die Kavität zumindest an zwei gegenüberliegenden Seiten überlappt . Ein derartiges Überlappen führt zu einer zuverlässigen Ausrichtung und mechanischen Stabilisierung des Halbleiterbauelements , was eine Weiterverarbeitung vereinfacht .

Eine weitere Aus führungs form sieht vor, dass das Kontaktierungselement die Kavität vollständig überlappt . Ein vollständiges Überlappen führt zu einer weiteren mechanischen Stabilisierung des Halbleiterbauelements , was eine Weiterverarbeitung zusätzlich vereinfacht .

Eine weitere Aus führungs form sieht vor, dass das Kontaktierungselement unmittelbar auf der metallischen Oberfläche aufliegt . Das Kontaktierungselement liegt unmittelbar auf , wenn sich keine Verbindungsmittel , wie beispielsweise die Verbindungsschicht , oder andere Komponenten, wie zusätzliche Metallplättchen, außerhalb der Kavität zwischen dem Kontaktierungselement und der metallischen Oberfläche befinden, was zu einer optimalen mechanischen Stabilisierung des Halbleiter- bauelements und einer verbesserten Ausrichtung des Halbleiterelements führt .

Eine weitere Aus führungs form sieht vor, dass sich die Verbindungsschicht vollständig über das Kontaktierungselement erstreckt . Insbesondere ragt die Verbindungsschicht über eine Oberkante der Kavität hinaus und verbindet das Kontaktierungselement voll flächig mit der metallischen Oberfläche . Durch eine derartige voll flächige Anbindung des Halbleiterbauelements wird der thermische Widerstand reduziert .

Eine weitere Aus führungs form sieht vor, dass die Kavität eine Tiefe zwischen 50 gm und 150 gm aufweist . Insbesondere weist die Kavität eine ebene Grundfläche auf . Eine derartige Tiefe der Kavität sorgt , insbesondere bei einer Kupferkaschierung, für eine gute thermische Anbindung und eine optimale mechanische Stabilität .

Eine weitere Aus führungs form sieht vor, dass eine Seitenwand der Kavität eine zumindest teilweise umlaufende Fase aufweist . Eine Fase ist eine zumindest teilweise Abschrägung einer Seitenwand der Kavität . Beispielsweise weist die Fase einen Winkel von 40 ° bis 80 ° auf . Eine derartige Abschrägung ermöglicht , dass beispielsweise das Lot leichter der Seitenwand der Kavität hochsteigt . Ferner erleichtert eine derartige Fase das Benetzen der Seitenwand mit der Verbindungsschicht .

Eine weitere Aus führungs form sieht vor, dass eine Seitenwand der Kavität teilweise über das Kontaktierungselement hinaussteht . Dass eine Seitenwand der Kavität teilweise über das Kontaktierungselement hinaussteht , wobei das Kontaktierungselement die Kavität zumindest teilweise überlappt , wird beispielsweise ermöglicht durch unterschiedliche Formen und/oder Winkel der Kavität und des Kontaktierungselements . Beispielsweise ist das Kontaktierungselement rechteckig ausgeführt , während die Kavität eine ovale , insbesondere runde , Grundfläche aufweist . Alternativ ist das , insbesondere rechteckige , Kontaktierungselement gedreht zur, insbesondere rechteckigen, Kavität angeordnet . Dadurch werden an den Kanten des Kontaktierungselements j eweils Aussparungen ausgebildet , welche einen Gasaustausch mit der umgebenden Atmosphäre , beispielsweise während eines Lötvorgangs , ermöglichen .

Eine weitere Aus führungs form sieht vor, dass die Kavität zumindest zwei an gegenüberliegenden Seiten angeordnete Aussparungen aufweist . Eine derartige Aussparung ermöglicht ein gleichmäßiges Entweichen von Gasen, beispielsweise während eines Lötvorgangs , sodass eine Lot-Qualität zusätzlich positiv beeinflusst wird .

Eine weitere Aus führungs form sieht vor, dass die Kavität ein Auflageelement umfasst . Beispielsweise ist das Auflageelement inselartig und im Wesentlichen mittig in der Kavität angeordnet . Durch eine direkte Kontaktierung des Kontaktierungselements mit dem, insbesondere aus Kupfer hergestellten Auflageelement wird eine verbesserte thermische Anbindung, insbesondere in einem Hauptwärmepfad, erreicht . Ferner wird das Halbleiterelement mechanisch stabilisiert .

Im Folgenden wird die Erfindung anhand der in den Figuren dargestellten Aus führungsbeispiele näher beschrieben und erläutert .

Es zeigen :

FIG 1 eine schematische Darstellung einer ersten Ausgestaltung eines Halbleitermoduls im Querschnitt ,

FIG 2 eine schematische Darstellung einer zweiten Ausgestaltung eines Halbleitermoduls im Querschnitt ,

FIG 3 eine schematische Darstellung einer dritten Ausgestaltung eines Halbleitermoduls im Querschnitt , FIG 4 eine schematische Darstellung eines Herstellungsverfahrens eines Halbleitermoduls

FIG 5 eine schematische Darstellung einer vierten Ausgestaltung eines Halbleitermoduls im Längsschnitt ,

FIG 6 eine schematische Darstellung einer fünften Ausgestaltung eines Halbleitermoduls im Längsschnitt ,

FIG 7 eine schematische Darstellung einer sechsten Ausgestaltung eines Halbleitermoduls im Längsschnitt und

FIG 8 eine schematische Darstellung einer siebten Ausgestaltung eines Halbleitermoduls im Längsschnitt .

Bei den im Folgenden erläuterten Aus führungsbeispielen handelt es sich um bevorzugte Aus führungs formen der Erfindung . Bei den Aus führungsbeispielen stellen die beschriebenen Komponenten der Aus führungs formen j eweils einzelne , unabhängig voneinander zu betrachtende Merkmale der Erfindung dar, welche die Erfindung j eweils auch unabhängig voneinander weiterbilden und damit auch einzeln oder in einer anderen als der gezeigten Kombination als Bestandteil der Erfindung anzusehen sind . Des Weiteren sind die beschriebenen Aus führungs formen auch durch weitere der bereits beschriebenen Merkmale der Erfindung ergänzbar .

Gleiche Bezugs zeichen haben in den verschiedenen Figuren die gleiche Bedeutung .

FIG 1 zeigt eine schematische Darstellung einer ersten Ausgestaltung eines Halbleitermoduls 2 im Querschnitt . Das Halbleitermodul 2 weist ein Halbleiterelement 4 und ein Substrat 6 auf , wobei das Halbleiterelement 4 exemplarisch als Insulated-Gate-Bipolar-Transistor ( IGBT ) ausgeführt ist . Das Halbleiterelement 4 kann auch als Metalloxide-Semiconductor- Field-Ef f ect-Transistor (MOSFET ) , als Feldef fekttransistor, als Diode , als Logikbaustein, insbesondere als Field Pro- grammable Gate Array ( FPGA) oder als ein anderer Halbleiter ausgeführt sein . Insbesondere weist das Halbleiterelement 4 eine Fläche von mindestens 10 mm ² auf . Das Substrat 6 umfasst eine dielektrische Materiallage 8 , die einen keramischen Werkstof f , beispielsweise Aluminiumnitrid oder Aluminiumoxid, oder einen organischen Werkstof f , beispielsweise einem Polyamid enthält . Ferner weist die dielektrische Materiallage 8 eine Dicke d von 25 pm bis 400 pm, insbesondere 50 pm bis 250 pm, auf . Darüber hinaus umfasst das Substrat 6 auf einer dem Halbleiterelement 4 zugewandten Seite eine , insbesondere strukturierte , obere Metallisierung 10 und auf einer dem Halbleiterelement 4 abgewandten Seite eine untere Metallisierung 12 , wobei die obere Metallisierung 10 und die untere Metallisierung 12 beispielsweise aus Kupfer hergestellt sind und Kupferkaschierung genannt werden . Die obere Metallisierung 10 weist eine metallische Oberfläche 14 auf , wobei die untere Metallisierung 12 des Substrats 6 , insbesondere stof fschlüssig, mit einem Kühlkörper 16 verbunden ist .

Das beispielhaft als IGBT ausgeführte Halbleiterelement 4 weist auf einer dem Substrats 6 zugewandte Seite ein Kontaktierungselement 18 auf , welches als Kollektor-Kontakt C ausgeführt ist , wobei weitere Kontaktierungselemente 18 , welche als ein Emitter-Kontakt E und als ein Gate-Kontakt G ausgeführt sind, auf einer dem Substrat 6 abgewandten Seite angeordnet sind . Beispielsweise sind der Emitter-Kontakt E und der Gate-Kontakt G voneinander elektrisch isoliert über Bondverbindungen mit der oberen Metallisierung 10 des Substrats 6 verbunden, wobei eine derartige Bondverbindung aus Gründen der Übersichtlichkeit in FIG 1 nicht dargestellt ist .

Der Kollektor-Kontakt C des Halbleiterelements 4 ist über eine Verbindungsschicht 20 stof f schlüssig mit der metallischen Oberfläche 14 verbunden, wobei die stof f schlüssige Verbindung durch Löten oder Sintern hergestellt ist . Die Verbindungsschicht 20 enthält einen metallischen Werkstof f zur Herstellung einer elektrisch und thermisch leitfähigen Verbindung zwischen dem Halbleiterelement 4 und dem Substrat 6 . Dement- sprechend steht das Halbleiterelement 4 mit dem Kühlkörper 16 in einer elektrisch isolierenden und thermisch leitfähigen Verbindung, sodass im Halbleiterelement 4 entstehende Verlustwärme über den Kühlkörper 16 abführbar ist .

Die metallische Oberfläche 14 der oberen Metallisierung 10 des Substrats 6 weist eine Kavität 22 auf in welcher die Verbindungsschicht 20 angeordnet ist , wobei die Kavität 22 beispielhaft eine rechtseckige Kontur mit senkrecht zu einer ebenen Grundfläche 22a angeordneten Seitenwänden 22b aufweist und die Verbindungsschicht 20 im Wesentlichen bündig mit einer Oberkante 22c der Kavität 22 abschließt . Das als Kollektor-Kontakt C ausgeführte Kontaktierungselement 18 überlappt die Kavität 22 zumindest an zwei gegenüberliegenden Seiten 24 , 26 . Insbesondere überlappt das Kontaktierungselement 18 die Kavität 22 vollständig, wobei das Kontaktierungselement 18 außerhalb der Kavität 22 unmittelbar auf der metallischen Oberfläche 14 aufliegt . Beispielsweise weist die Kavität 22 eine Tiefe t zwischen 50 pm und 150 pm auf , wobei die Tiefe t der Kavität kleiner als eine Dicke d der oberen Metallisierung 10 ist .

FIG 2 zeigt eine schematische Darstellung einer zweiten Ausgestaltung eines Halbleitermoduls 2 im Querschnitt , wobei sich die Verbindungsschicht 20 vollständig über das Kontaktierungselement 18 erstreckt . Das Halbleiterelement 4 ist im Wesentlichen parallel zum Substrat 6 angeordnet . Demnach ragt die Verbindungsschicht 20 über die Oberkante 22a der Kavität 22 hinaus und verbindet das Kontaktierungselement 18 voll flächig mit der metallischen Oberfläche 14 . Die weitere Ausgestaltung des Halbleitermoduls 2 in FIG 2 entspricht der in FIG 1 .

FIG 3 zeigt eine schematische Darstellung einer dritten Ausgestaltung eines Halbleitermoduls 2 im Querschnitt , wobei die Seitenwände 22b der Kavität 22 eine zumindest teilweise umlaufende Fase 28 aufweist . Die Fase 28 weist einen Winkel a von beispielsweise 40 ° bis 80 ° auf und ermöglicht , dass bei- spielsweise Lot der Verbindungsschicht 20 leichter die Seitenwände 22b der Kavität 22 hochsteigt . Die weitere Ausgestaltung des Halbleitermoduls 2 in FIG 3 entspricht der in FIG 2 .

FIG 4 zeigt eine schematische Darstellung eines Herstellungsverfahrens eines Halbleitermoduls 2 . Zur Ausbildung der Verbindungsschicht 20 wird beispielsweise Verbindungsmaterial 30 , welches insbesondere als Lötpreform ausgeführt ist , in die Kavität 22 eingelegt . Das Halbleiterelement 4 wird auf das Verbindungsmaterial 30 bestückt , wobei das als Kollektor C ausgeführte Kontaktierungselement 18 des Halbleiterelements 4 die Kavität 22 zumindest teilweise überragt .

Wenn das Verbindungsmaterial 30 durch Zufuhr von Wärme , beispielsweise in einem Ofen, aufschmil zt , sprei zt sich das Verbindungsmaterial 30 innerhalb der Kavität 22 und zieht das Halbleiterelement 4 beim Ausbilden der Verbindungsschicht 20 an das Substrat 6 heran . Das Halbleiterelement 4 liegt daraufhin außerhalb der Kavität 22 unmittelbar auf der metallischen Oberfläche 14 auf , wodurch ein Verkippen des Halbleiterelements 4 minimiert wird, sodass das Halbleiterelement 4 im Wesentlichen parallel zum Substrat 6 angeordnet ist .

FIG 5 zeigt eine schematische Darstellung einer vierten Ausgestaltung eines Halbleitermoduls 2 im Längsschnitt . Das Kontaktierungselement 18 des Halbleiterelements 4 überlappt eine rechtseckige Grundfläche 22a der Kavität 22 im Wesentlichen vollständig, wobei die metallische Oberfläche 14 außerhalb der Kavität 22 eine Auflagefläche für das Kontaktierungselement 18 des Halbleiterelements 4 bildet , sodass ein Verkippen des Halbleiterelements 4 , beispielsweise bei einem Löt- oder Sintervorgang, minimiert wird . Ferner weist die Kavität 22 beispielhaft vier Aussparungen 32 auf , welche über das Kontaktierungselement 18 hinausstehen . Exemplarisch sind die vier Aussparungen 32 im Bereich der Ecken der rechteckigen Grundfläche 22a der Kavität 22 angeordnet , wobei j eweils zwei Aussparungen 32 zu gegenüberliegenden Seiten 24 , 26 verlau- fend ausgebildet sind . Die Aussparungen 32 ermöglichen ein Entweichen von Gasen, beispielsweise während eines Lötvorgangs , sodass eine Lot-Qualität signi fikant positiv beeinflusst wird . Die weitere Ausgestaltung des Halbleitermoduls 2 in FIG 5 entspricht der in FIG 1 .

FIG 6 zeigt eine schematische Darstellung einer fünften Ausgestaltung eines Halbleitermoduls 2 im Längsschnitt , wobei die Kavität 22 durch einen Steg 34 , insbesondere im Wesentlichen mittig, geteilt ist . Der Steg 34 fungiert als ein zusätzliches Auflageelement 36 , um das Halbleiterelement 4 zu stabilisieren . Ferner wird durch den Steg 34 , welcher insbesondere aus Kupfer hergestellt ist , eine verbesserte thermische Anbindung des Halbleiterelements 4 an das Substrat 6 erreicht . Die weitere Ausgestaltung des Halbleitermoduls 2 in FIG 6 entspricht der in FIG 5 .

FIG 7 zeigt eine schematische Darstellung einer sechsten Ausgestaltung eines Halbleitermoduls 2 im Längsschnitt , wobei die Kavität 22 eine kreis förmige Grundfläche 22a aufweist . Alternativ ist die Grundfläche 22a ellipsenförmig ausgeführt . Eine kreisrunde Aus führung der Kavität 22 hat den Vorteil , dass diese spanend, beispielsweise durch einen Senker oder einen Fräser, kostengünstig herstellbar ist . Das rechteckige , insbesondere quadratische , Kontaktierungselement 18 des Halbleiterelements 4 liegt an seinen Ecken auf , während die Seitenwand 22b der Kavität 22 durch die runde Kontur teilweise über das Kontaktierungselement 18 hinaussteht . Dadurch werden an den Kanten des Kontaktierungselements 18 j eweils Aussparungen 32 ausgebildet , welche einen Gasaustausch mit der umgebenden Atmosphäre , beispielsweise während eines Lötvorgangs , ermöglichen . Die weitere Ausgestaltung des Halbleitermoduls 2 in FIG 7 entspricht der in FIG 5 .

FIG 8 zeigt eine schematische Darstellung einer siebten Ausgestaltung eines Halbleitermoduls 2 im Längsschnitt . Die Kavität 22 umfasst ein rechteckiges , insbesondere quadratisches , Auflageelement 36 , welches inselartig und im Wesentli- chen mittig in der Kavität 22 angeordnet ist . Durch eine direkte Kontaktierung des Kontaktierungselements 18 mit dem, insbesondere aus Kupfer hergestellten Auflageelement 36 im Chipzentrum wird eine verbesserte thermische Anbindung, insbesondere in einem Hauptwärmepfad, erreicht . Alternativ ist das Auflageelement 36 derartig in der Kavität 22 angeordnet , dass eine Kontaktierung in einem Hotspot auf dem Halbleiterelement 4 erfolgt , sodass eine optimale thermische Anbindung erreicht wird . Die Verbindungsschicht 20 ist beispielhaft mehrstückig ausgeführt . Diese kann j edoch auch einstückig ausgeführt sein und das inselartig ausgeführte Auflageelement 36 umgeben . Die weitere Ausgestaltung des Halbleitermoduls 2 in FIG 8 entspricht der in FIG 6 .

Zusammenfassend betri f ft die Erfindung ein Halbleitermodul 2 mit zumindest einem Halbleiterelement 4 , wobei das Halbleiterelement 4 ein Kontaktierungselement 18 aufweist , wobei das Kontaktierungselement 18 des Halbleiterelements 4 über eine Verbindungsschicht 20 stof f schlüssig mit einer metallischen Oberfläche 14 verbunden ist . Um das Halbleitermodul 2 , im Vergleich zum Stand der Technik, einfacher und zuverlässiger zu fertigen wird vorgeschlagen, dass die metallische Oberfläche 14 eine Kavität 22 aufweist in welcher die Verbindungsschicht 20 angeordnet ist , wobei das Kontaktierungselement 18 die Kavität 22 zumindest teilweise überlappt .