Mit einer steigenden Integrationsdichte moderner Halbleiter- bauelemente sowie mit einer Nutzung von immer höheren Fre- quenzen zur Informationsübertragung wächst die Bedeutung von Bauelementen, die innerhalb einer möglichst großen Frequenz- bandbreite verlustarm arbeiten, eine gewünschte Frequenzcha- rakteristik aufweisen sowie günstig und idealerweise mit Hilfe von bereits vorhandenen Technologien herstellbar sind.

Die gewünschten Frequenzeigenschaften innerhalb einer großen Bandbreite gepaart mit niedrigen Herstellungskosten können nur dann erzielt werden, wenn bereits bei einer Herstellung der Halbleiterbauelemente parasitäre Effekte, die beispiels- weise durch Koppelkapazitäten oder Koppelinduktivitäten herbeigeführt werden, reduziert werden.

Weisen beispielsweise Halbleiterstrukturen Metallisierungen als Anschlußflächen auf, so bildet sich zwischen einem Sub- strat, das die Halbleiterstruktur aufweist, und der Anschluß- fläche stets eine unerwünschte Koppelkapazität, die einen negativen Einfluß auf die Frequenzeigenschaften der Halbleiterstruktur hat. Weist beispielsweise die Halbleiter- struktur ein Si-Substrat auf, so ist die Koppelkapazität zwischen der Metallisierung der Anschlußpads und dem Si- Substrat insbesondere bei Hochfrequenzanwendungen des Halb- leiterelements problematisch und daher unerwünscht. Insbeson- dere bei Leistungsbauelementen werden teilweise sehr viele Anschlußdrähte benötigt, so daß eine hohe Anzahl von

Anschlußpads vorliegen kann, wodurch die Koppelkapazitäten sehr große Werte erreichen können.

In der Schrift von Rikjos,"Future Developments and Technolo- gy Options in Cellular Phone Power Amplifiers : From Power Amplifier to Integrated RF Fronts-and Module", IEEE BCTM 7.1., wird ein Verfahren zur Reduktion der Koppelkapazität vorgeschlagen, bei dem durch ein Umkleben der Scheiben auf einen Glasträger das Silizium durch Glas ersetzt wird, wo- durch die Koppelkapazität reduziert sein soll. Nachteilig an dem in der genannten Schrift veröffentlichten Verfahren ist jedoch ein großer Prozeßaufwand, der hohe Herstellungskosten nach sich zieht, da die Scheiben mit Hilfe eines weiteren Verfahrens auf den Glasträger angebracht werden müssen.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleiterstruktur mit einer effizient reduzierten Koppelka- pazität sowie ein Verfahren zum Herstellen der Halbleiter- struktur zu schaffen.

Diese Aufgabe wird durch eine Halbleiterstruktur gemäß An- spruch 1 oder durch ein Verfahren zum Herstellen der Halblei- terstruktur gemäß Anspruch 10 gelöst.

Die Halbleiterstruktur weist ein Substrat sowie eine An- schlussfläche auf, wobei das Substrat einen Oxidbereich unterhalb der Anschlußfläche aufweist, um eine Koppelkapazi- tät zwischen dem Substrat und der Anschlußfläche zu reduzie- ren.

In den üblichen Technologien zur Herstellung einer Halblei- terstruktur ist zwischen den Anschlussflächen und dem Si- Substrat eine Isolationsschicht vorhandenen. Die Dicke dieser Isolationsschicht ist jedoch für einige Hochfrequenzanwendun- gen ungenügend. Um vorhandene Standardtechnologien für diese Anwendungen nutzen zu können ist daher eine Reduktion der Kapazität zwischen Anschlussfläche und Substrat erforderlich.

Hierzu wird in der vorliegenden Erfindung zusätzlich lokal unter der Anschlussfläche ein Graben in das Substrat geätzt und mit einem Dielektrikum aufgefüllt. Dies erfolgt ohne die restliche Struktur, wesentlich gegenüber der Standardtechno- logie zu verändern. Hierdurch können vorhandene Standardtech- nologien genutzt werden. Dies bewirkt eine deutliche Redukti- on des Entwicklungsaufwands und der Herstellungskosten. Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß die Koppelkapazität durch einen unter der Anschlußfläche angeord- neten zusätzlichen Oxidbereich reduziert werden kann.

Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß der Oxidbereich mit Hilfe von Standardtechnologien ausgebildet werden kann, vorzugsweise mit Hilfe der LOCOS- Technologie (LOCOS ; LOCOS = local oxidation of silicon), was zu einer Kostenreduktion führt, da bestehende kostengünstige Fertigung verwendet werden kann.

Ein weiterer Vorteil der vorliegenden Erfindung liegt darin, daß zu einer Reduktion der Koppelkapazität keine weiteren Substrate benötigt werden, was eine Erhöhung der Herstel- lungskosten verhindert.

Ein weiterer Vorteil der vorliegenden Erfindung ist darin zu sehen, daß der Oxidbereich innerhalb des bereits vorhandenen Substrats ausgebildet wird, so daß die Koppelkapazität nicht auf Kosten von Abmessungen der Halbleiterstruktur reduziert wird, so daß eine Integrationsfähigkeit der Halbleiterstruk- tur nicht beeinträchtigt wird.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeich- nungen näher erläutert. Es zeigen : Fig. 1 ein erstes Ausführungsbeispiel einer Halbleiter- struktur gemäß der vorliegenden Erfindung ;

Fig. 2 ein weiteres Ausführungsbeispiel einer Halbleiter- struktur gemäß der vorliegenden Erfindung ; Fig. 3 ein weiteres Ausführungsbeispiel einer Halbleiter- struktur gemäß der vorliegenden Erfindung ; Fig. 4 ein weiteres Ausführungsbeispiel einer Halbleiter- struktur gemäß der vorliegenden Erfindung ; Fig. 5 ein weiteres Ausführungsbeispiel einer Halbleiter- struktur gemäß der vorliegenden Erfindung ; Fig. 6 ein weiteres Ausführungsbeispiel einer Halbleiter- struktur gemäß der vorliegenden Erfindung ; Fig. 7 ein weiteres Ausführungsbeispiel einer Halbleiter- struktur gemäß der vorliegenden Erfindung ; Fig. 8 ein weiteres Ausführungsbeispiel einer Halbleiter- struktur gemäß der vorliegenden Erfindung ; Fig. 9 ein weiteres Ausführungsbeispiel einer Halbleiter- struktur gemäß der vorliegenden Erfindung ; Fig. 10 ein weiteres Ausführungsbeispiel einer Halbleiter- struktur gemäß der vorliegenden Erfindung ; und Fig. 11 ein weiteres Ausführungsbeispiel einer Halbleiter- struktur gemäß der vorliegenden Erfindung.

Fig. 1 zeigt ein erstes Ausführungsbeispiel einer Halbleiter- struktur gemäß der vorliegenden Erfindung. Die Halbleiter- struktur weist ein Substrat 101 auf, das beispielsweise aus Silizium besteht. Auf dem Substrat befindet sich eine Isola- tionsschicht 107. Das Substrat 101 umfaßt einen Oxidbereich 103. Auf der Isolationsschicht 107, oberhalb des Oxidbereich 103 ist eine Anschlußfläche 105, die beispielsweise eine

Metallisierungsschicht ist, ausgebildet. Die räumliche Aus- dehnung der Anschlußfläche 105 ist dabei geringer als jene des Oxidbereichs, so daß gemäß dem in Fig. 1 dargestellten Ausführungsbeispiel der unterhalb der Anschlußfläche 105 ausgebildete Oxidbereich 103 die Anschlußfläche 105 von dem Substrat 101 stärker entkoppelt, als dies nur mit der Isola- tionsschicht 107 der Fall ist.

Im folgenden werden die Eigenschaften des in Fig. 1 darge- stellten Ausführungsbeispiels erläutert.

Zur Reduktion der wirkenden Koppelkapazität, die mit der Anschlußfläche 105 (Pad), der Isolationsschicht 107 und dem Substrat 101 gebildet wird, wird zusätzlich der Oxidbereich 103, unterhalb der Anschlußfläche ausgebildet. In einer ersten Näherung kann zum Beschreiben der Koppelkapazität ein Modell eines Plattenkondensators herangezogen werden, bei dem die Koppelkapazität mit einer wachsenden Dicke des Oxidbe- reichs und/oder mit einer geringer werdenden Dielektrizi- tätskonstanten des Oxidbereichs 103 sinkt. Um die Koppelkapa- zität zu reduzieren, kann der Oxidbereich 103 bevorzugt derart ausgebildet werden, daß ein Quotient aus der Dicke-des Oxidbereichs 103 und dessen Dielektrizitätskonstanten mög- lichst groß wird, was insbesondere dann vorteilhaft ist, wenn die Anschlußfläche prozeßbedingt oder wegen der notwendigen elektrischen Eigenschaften der Halbleiterstruktur nicht beliebig klein gemacht werden kann.

Zum Herstellen der in Fig. 1 gezeigten Halbleiterstruktur wird zunächst das Substrat 101 bereitgestellt. In einem nächsten Schritt wird in dem Substrat der Oxidbereich 103 ausgebildet und es wird in weiteren Schritten die Isolations- schicht 107 und die Anschlußfläche 105 ausgebildet. Der Oxidbereich kann mit Hilfe der bereits erwähnten LOCOS- Technologie, bei der SiO2-Schichten erzeugt werden, reali- siert werden. Es kann jedoch auch erst die Isolationsschicht

107 aufgebracht werden und dann der Odidbereich 103 ausgebil- det werden.

Fig. 2 zeigt ein weiteres Ausführungsbeispiel einer Halblei- terstruktur gemäß der vorliegenden Erfindung.

Ein in dem Substrat 101 ausgebildeter Oxidbereich 200 weist einen Graben 201 auf, der mit Oxid gefüllt ist (Oxid-Graben).

Darüber hinaus weist der Oxidbereich 200 eine erste Oxid- schicht 203 auf, die von einer an den mit Oxid gefüllten Graben 201 angrenzt, sowie eine zweite Oxidschicht 205 auf, die von der anderen Seite an den Oxid-Graben 201 angrenzt.

Dabei weisen sowohl die erste Oxidschicht 203 als auch die zweite Oxidschicht 205 eine Dicke auf, die geringer ist als eine Dicke des Oxidgrabens 201. Auf dem Oxidgraben 201 ist die Anschlußfläche 105 angeordnet. Dabei ist eine räumliche Ausdehnung der Anschlußfläche 105 geringer als jene des Oxidgrabens 201. Auf dem Substrat 101 sowie auf der ersten Oxidschicht 203 und auf der zweiten Oxidschicht 205 ist eine Isolationsschicht 207 angeordnet, wobei Teile der Isolations- schicht 207 jeweils von der einen und von der anderen Seite an den Oxidgraben 201 angrenzen. Die Isolationsschicht 207 sowie der Oxidgraben 201 sind ferner derart angeordnet, daß sie, wie es in dem in Fig. 2 dargestellten Ausführungsbei- spiel gezeigt ist, eine gemeinsame obere Oberfläche bilden.

An dieser Stelle sei jedoch angemerkt, daß die Isolations- schicht 207 auch teilweise den Oxidgraben 201 bedecken kann, ohne jedoch die Anschlußfläche 105 abzudecken.

Zum Herstellen der in Fig. 2 dargestellten Halbleiterstruktur wird zunächst das Substrat 101 bereitgestellt, das beispiels- weise ein Si-Substrat sein kann. In einem weiteren Schritt wird beispielsweise mit Hilfe des bereits erwähnten LOCOS- Verfahrens ein Substratbereich oxidiert, wobei die erste Oxidschicht 203 und die zweite Oxidschicht 205 ausgebildet werden. Nach diesem Schritt können die erste Oxidschicht 203 und die zweite Oxidschicht 205 miteinander verbunden sein, da

sie in einem Oxidationsprozeß erzeugt werden können. Bei der ersten Oxidschicht 203 tritt am Übergang zum nicht oxidierten Silizum der sogenannte LOCOS-Schnabel auf, der stets auf- tritt, wenn zum Oxidieren die LOCOS-Technologie eingesetzt wird. In einem weiteren Schritt wird die Isolationsschicht 207 auf einer so entstandenen Oberfläche ausgebildet. In einem weiteren Schritt wird der Graben 201 durch einen Be- reich der Isolationsschicht 207 in das Substrat 101 hineinge- ätzt und beispielsweise mit einem Plasmaoxid gefüllt. Um eine planare Grabenoberfläche zu erreichen, wird in einem weiteren Verfahrensschritt der Oxidgraben 201 zurückgeätzt und/oder geschliffen. Danach wird auf dem Oxidgraben 201 die Anschluß- fläche 105 (Padmetall) abgeschieden und strukturiert, so daß sie oberhalb des mit Oxid gefüllten Grabens 201 ausgebildet wird.

Fig. 3 zeigt ein weiteres Ausführungsbeispiel einer Halblei- terstruktur gemäß der vorliegenden Erfindung.

Im Unterschied zu dem in Fig. 2 dargestellten Ausführungsbei- spiel ist auf der Isolationsschicht 207 sowie auf dem Oxid- graben 201 eine Passivierung 301 angeordnet und derart struk- turiert, daß die Anschlußfläche 105 entweder gar nicht oder nur teilweise bedeckt ist.

Die Passivierung 301 dient zum Schutz der Halbleiterstruktur vor einer Kontamination. Bei der Passivierung 301 kann es sich beispielsweise um eine Nitridschicht handeln, die nach dem Abscheiden der Anschlußfläche 105 abgeschieden und derart strukturiert wird, daß ein Bereich der Anschlußfläche 105 (Padmetall) zugänglich ist.

In Fig. 4 ist ein weiteres Ausführungsbeispiel einer Halblei- terstruktur gemäß der vorliegenden Erfindung dargestellt.

Im Unterschied zu dem in Fig. 3 dargestellten Ausführungsbei- spiel weist die in Fig. 4 dargestellte Halbleiterstruktur

eine Oxidschicht 401 auf, die in einem Graben 403 herum mit Ausnahme dessen oberen Oberfläche angeordnet ist. Dabei umfaßt die Oxidschicht 401 sowohl die erste Oxidschicht 203 als auch die zweite Oxidschicht 205, die sich jeweils seit- lich in einem oberen Bereich der Oxidschicht 401 erstrecken.

Der verbleibende Rest des Grabens 403 ist beispielsweise mit Plasmaoxid gefüllt, so dass der Graben vollständig mit iso- lierendem Material gefüllt ist. Dabei bilden die erste und zweite Oxidschicht (203,205) sowie das Oxid im Graben 403 einen Oxidbereich 405.

Zum Herstellen der in Fig. 4 dargestellten Halbleiterstruktur wird zunächst das Substrat 101 bereitgestellt, das beispiels- weise ein Siliziumsubstrat ist. In einem weiteren Verfahrens- schritt wird in das Substrat 101 der Graben 403 geätzt. Mit Hilfe der LOCOS-Technologie kann dann die Oxidschicht 401 ausgebildet werden. Dabei entstehen, wie es bereits im Zusam- menhang mit dem in Fig. 3 dargestellten Ausführungsbeispiel diskutiert worden ist, der LOCOS-Schnabel 203 sowie die Oxidschicht 205. Da der Graben 403 vor einer Feldoxidation geätzt wird, entsteht an dessen Wänden die Oxidschicht 401 (Feldoxid). In einem weiteren Verfahrensschritt wird der Graben 403 mit Oxid gefüllt, wobei beispielsweise Plasmaoxid eingesetzt wird, zurückgeätzt und/oder geschliffen. Nach dieser Planarisierung bedeckt das Plasmaoxid ebenfalls das zuvor freie Silizium neben dem LOCOS-Schnabel. Diese Bede- ckung kann entfernt werden. Hierbei wird der Oxidgraben und die angrenzenden Oxidschichten 203 und 205 mit Fotolack abgedeckt und die Plasmaoxidschicht auf dem freiliegendem Bereich entfernt. Hierdurch wird sichergestellt, dass im aktiven Siliziumbereich keine wesentlichen Änderungen gegen- über der Standardtechnologie erfolgen. In einem weiteren Verfahrensschritt wird auf eine freiliegende Oberfläche des Substrats 101, der Oxidschicht 401 sowie der freiliegenden Grabenoberfläche die Isolationsschicht 207 angebracht. Nach einem optionalen weiteren Verfahrensschritt, in dem ferner eine Oberfläche der Isolationsschicht 207 zurückgeätzt

und/oder geschliffen wird, wird die Anschlußoberfläche ober- halb des Oxidgrabens 403 angeordnet. Dabei ist zwischen der Anschlußfläche 105 und dem Oxidgraben 403 die Isolations- schicht 207 angeordnet, wenn sie vorher nicht bis zum Oxid- grabenbereich zurückgeätzt worden ist.

Da gemäß dem in Fig. 4 dargestellten Ausführungsbeispiel der Schritt des Oxidierens des Substratbereichs nach dem Schritt des Ätzens des Grabens ausgeführt wird, kann die Oxidschicht 401 an den Wänden des Grabens 403 mit Hilfe der LOCOS- Technologie derart ausgebildet werden, daß deren räumliche Ausdehnung größer als diejenige der Anschlußfläche 105 ist.

In Fig. 5 ist ein weiteres Ausführungsbeispiel einer Halblei- terstruktur gemäß der vorliegenden Erfindung dargestellt.

Im Unterschied zu dem in Fig. 4 dargestellten Ausführungsbei- spiel weist die in Fig. 5 dargestellte Halbleiterstruktur einen weiteren Oxidbereich 501 auf, der zwischen einer Isola- tionsschicht 503, die den weiteren Oxidbereich 501, den Oxid- Graben 403, die Oxidschicht 401 sowie die erste und zweite Oxidschicht (203,205) bedeckt, und dem Substrat 101 derart angeordnet ist, daß die Isolationsschicht 503 mit dem Sub- strat 101 nicht in Berührung ist. Darüber hinaus weist die in Fig. 5 dargestellte Halbleiterstruktur die Passivierungs- schicht 301 auf, wie sie bereits im Zusammenhang mit dem in Fig. 3 dargestellten Ausführungsbeispiel diskutiert worden ist.

Zum Herstellen der in Fig. 5 dargestellten Halbleiterstruktur wird zunächst das Substrat 101 bereitgestellt und es wird in einem weiteren Verfahrensschritt der Graben 403 geätzt, dann wird die Schicht 401 erzeugt, dann der verbleibende Graben gefüllt. Alle diese Isolationsschichten gemeinsam bilden den Oxidbereich 405. Der Bereich 403 ist daher der gesamte Graben im Silizium. Nach dem Ausbilden der Oxidschicht 401 (Feld- oxid) wird daher sowohl der verbleibende Bereich des Grabens

403 als auch der weitere Oxidbereich 501 mit Oxid, beispiels- weise dem bereits erwähnten Plasmaoxid, gefüllt. In einem weiteren Verfahrensschritt werden der weitere Oxidbereich 501, sowie das Plasmaoxid im Graben 403 zurückgeätzt und/oder geschliffen, so daß sich eine planare Oberfläche ausbildet.

In einem weiteren Verfahrensschritt wird auf die so entstan- dene obere Oberfläche die Isolationsschicht 503 beispielswei- se durch ein Abscheiden eines Dielektrikums angeordnet. Alle weiteren Prozeßschritte werden wie ein normaler Prozeß durch- geführt, wie er bereits im Zusammenhang mit dem in Fig. 3 dargestellten Ausführungsbeispiel bereits beschrieben worden ist.

Dadurch, daß sowohl der Graben 403 als auch der weitere Oxidbereich 501 mit Oxid gefüllt werden, kann der Pro- zeßschritt, in dem das Oxid ausgebildet wird, vereinfacht werden, da nicht nur der Graben 403 mit Oxid gefüllt wird, sondern auch alle übrigen freiliegenden Oberflächen, was zu einer weiteren Vereinfachung des Herstellungsprozesses führt.' Um eine planare Oberfläche zu erreichen, kann ferner bei- spielsweise das CMP-Verfahren auf die gesamte so entstandene Oberfläche zum Schleifen eingesetzt werden, so daß eine punktuelle Oberflächenbearbeitung vermieden wird, was zu einer weiteren Prozeßkostensenkung führt.

Fig. 6 zeigt ein weiteres Ausführungsbeispiel einer Halblei- terstruktur gemäß der vorliegenden Erfindung.

Im Unterschied zu dem in Fig. 4 dargestellten Ausführungsbei- spiel weist die in Fig. 6 dargestellte Halbleiterstruktur einen Oxidgraben 600 auf, der beispielsweise mit Feldoxidge- füllt ist und der seitlich in den ersten und zweiten Oxidbe- reich (203,205) übergeht. Der Oxidgraben 600 weist ferner eine erste Grenze 603 sowie eine zweite Grenze 605 auf, die sich jeweils voneinander beabstandet von einer oberen Ober- fläche des Oxidgrabens 600 und in denselben hinein erstre- cken, auf. Bei der ersten und der zweiten Grenze handelt es

sich um Bereiche, an denen das Feldoxid, das den Oxidgraben füllt, jeweils von links und von rechts zusammengewachsen ist. Der Oxidgraben 600 weist ferner einen Substratsteg 601 auf, der ein Teil des Substrats 101 ist. Dabei ragt der Substratsteg 601 von unten her in den Graben 600 hinein, ohne daß er mit der darüberliegenden Isolationsschicht 207 in Kontakt ist. Der Graben 600 ist in dem in Fig. 6 dargestell- ten Ausführungsbeispiel, wie bereits erwähnt, mit Feldoxid gefüllt, wobei die erste Oxidschicht 203 und die zweite Oxidschicht 205 Teile des Feldoxids sind. Der Oxidgraben sowie die erste und die zweite Oxidschicht (203,205) bilden dabei einen Oxidbereich 607.

Zum Herstellen der in Fig. 6 dargestellten Halbleiterstruktur wird in das bereitgestellte Substrat 101 der Graben 600 derart geätzt, daß der Substratsteg 601 ausgebildet wird. In einem weiteren Verfahrensschritt wird beispielsweise mit Hilfe der LOCOS-Technologie der Graben 600 durch eine Feld- oxidation gefüllt, wobei bei einer geeigneten Wahl einer Breite des Stegs 601 auch eine vollständige Durchoxidation des Stegs 601 erreicht werden kann. Dabei kennzeichnen die in Fig. 6 dargestellten Grenzen 603 und 605 die jeweiligen Bereiche, an denen das Feldoxid jeweils von links und von rechts zusammengewachsen ist. In einem weiteren Verfahrens- schritt wird die Isolationsschicht 207 aufgebracht. Nach einer Polierung der Isolationsschicht 207, die beispielsweise mit Hilfe des bereits erwähnten CMP-Verfahrens durchgeführt werden kann, wird die Anschlußfläche 105 ausgebildet, indem beispielsweise eine Metallisierungsschicht auf die Isolati- onsschicht 207 aufgebracht wird. Dabei wird die Anschlußflä- che 105 oberhalb des Oxidbereichs 607 ausgebildet.

In Fig. 7 ist ein weiteres Ausführungsbeispiel einer Halblei- terstruktur gemäß der vorliegenden Erfindung dargestellt.

Im Unterschied zu dem in Fig. 6 dargestellten Ausführungsbei- spiel weist die in Fig. 7 gezeigte Halbleiterstruktur die

Passivierung 301, wie sie bereits im Zusammenhang mit den in Fig. 3 und in Fig. 5 gezeigten Ausführungsbeispielen disku- tiert worden ist.

Zum Herstellen der in Figuren 6 und 7 dargestellten Halblei- terstruktur wird der Graben 600 mit Hilfe der LOCOS- Technologie mit einer Oxidschicht zumindest teilweise ge- füllt. Dabei entstehen die LOCOS-Schnäbel, d. h. die erste Oxidschicht 203 und die zweite Oxidschicht 205.

In Fig. 8 ist ein weiteres Ausführungsbeispiel einer Halblei- terstruktur gemäß der vorliegenden Erfindung dargestellt.

Im Unterschied zu dem in Fig. 6 dargestellten Ausführungsbei- spiel weist die in Fig. 8 dargestellte Halbleiterstruktur einen Oxidgraben 800 auf, der beispielsweise mit Feldoxid gefüllt ist, und an den seitlich jeweils der erste und der zweite Oxidbereich (203,205) angrenzen. Der Oxidgraben 600 weist neben dem bereits diskutierten Substratsteg 601 einen ersten Isolationssteg 801 sowie einen zweiten Isolationssteg 803 auf. Sowohl der erste Isolationssteg 801 als auch der zweite Isolationssteg 803 sind mit einem Isoliermaterial der Isolationsschicht 207 gefüllt und ragen von oben her in den mit Oxid gefüllten Graben 600 hinein. In dem in Fig. 8 darge- stellten Ausführungsbeispiel ist der erste Isolationssteg 801 links von dem Substratsteg 601 angeordnet. Der zweite Isola- tionssteg 803 ist dagegen rechts neben dem Substratsteg 601 angeordnet. Der Graben 800 sowie die erste und die zweite Oxidschicht (203,205) bilden dabei einen Oxidbereich 805.

Zum Herstellen der in Fig. 8 dargestellten Halbleiterstruktur wird zunächst das Substrat 101 bereitgestellt, das Silizium- substrat sein kann. In einem weiteren Verfahrensschritt wird der Graben 800 geätzt und beispielsweise mit Hilfe der LOCOS- Technologie mit Feldoxid gefüllt. Dabei füllt die Feldoxida- tion den Graben 800 nicht vollständig. Die restliche Auffül- lung von Ausnehmungen für die Isolationsstege 801 und 803

erfolgt anschließend durch ein Abscheiden des dielektrischen Materials (Dielektrikum). Alle weiteren Prozeßschritte werden wie der Prozeß durchgeführt, wie er bereits im Zusammenhang mit dem in Fig. 6 dargestellten Ausführungsbeispiel disku- tiert worden sind.

Das Ausbilden der Isolationsstege 801 und 803 ist besonders vorteilhaft, da keine speziellen Prozeßschritte zum Füllen des Grabens 800 mit Oxid erforderlich sind. Der Vorteil gegenüber der Herstellung nach Fig. 6 liegt in der Verwendung der ohnehin abgeschiedenen Isolationsschichten 207 zum Auffüllen des Grabens. Darüber hinaus ist es denkbar, die jeweiligen Stege vollständig durchzuoxidieren, so daß der Oxidgraben 800 vollständig mit Oxid gefüllt ist. Dies ist insbesondere dann von Vorteil, da beispielsweise die Silizi- um-Stege, wie sie beispielsweise in Form des Substratstegs 601 in dem in Fig. 8 dargestellten Ausführungsbeispiel ange- deutet sind, die Koppelkapazität zwischen der Anschlußfläche 105 und dem Substrat 101 vergrößern können.

In Fig. 9 ist ein weiteres Ausführungsbeispiel einer Halblei- terstruktur gemäß der vorliegenden Erfindung dargestellt.- Im Unterschied zu dem in Fig. 8 dargestellten Ausführungsbei- spiel weist die in Fig. 9 gezeigte Halbleiterstruktur eine Passivierung 301 auf, wie sie bereits beispielsweise im Zusammenhang mit dem in Fig. 3 dargestellten Ausführungsbei- spiel diskutiert worden ist.

Fig. 10 zeigt ein weiteres Ausführungsbeispiel einer Halblei- terstruktur gemäß der vorliegenden Erfindung.

Im Unterschied zu dem in Fig. 2 dargestellten Ausführungsbei- spiel weist ein mit Oxid gefüllter Graben 1011 den Substrat- steg 601 auf, wie er bereits im Zusammenhang mit dem in Fig.

6 dargestellten Ausführungsbeispiel diskutiert worden ist.

Der mit Oxid gefüllte Graben 1011 sowie die erste und die

zweite Oxidschicht bilden dabei einen Oxidbereich 1013. Der mit Oxid gefüllte Graben 1011 weist ferner eine weitere erste Grenze 1015 sowie eine weitere zweite Grenze 1017 auf, die jeweils Bereiche markieren, an denen das Oxid zusammengewach- sen ist, wie es bereits im Zusammenhang mit dem in Fig. 6 dargestellten Ausführungsbeispiel diskutiert worden ist.

In Fig. 11 ist ein weiteres Ausführungsbeispiel der Halblei- terstruktur gemäß der vorliegenden Erfindung dargestellt.

Im Unterschied zu dem in Fig. 10 dargestellten Ausführungs- beispiel weist die in Fig. 11 gezeigte Halbleiterstruktur den weiteren Oxidbereich 501, wie er bereits im Zusammenhang mit der beispielsweise in Fig. 5 dargestellten Halbleiterstruktur bereits diskutiert worden ist. Darüber hinaus weist die in Fig. 11 dargestellte Halbleiterstruktur die Passivierung 301 auf, die auf der Isolationsschicht 207 sowie auf Teilen der Anschlußfläche 105 (Pad) angeordnet ist, wie es bereits im Zusammenhang mit dem in Fig. 5 dargestellten Ausführungsbei- spiel diskutiert worden ist.

Im Unterschied zu den in Figuren 6 und 7 dargestellten Aus- führungsbeispielen wird zum Herstellen der in Figuren 10 und 11 dargestellten Halbleiterstruktur zunächst im Substrat 101 mit Hilfe der LOCOS-Technologie eine LOCOS-Oxidschicht ausge- bildet, wobei die in Figuren 10 und 11 dargestellten LOCOS- Schnäbel (die erste Oxidschicht 203 und die zweite Oxid- schicht 205) entstehen. In einem weiteren Verfahrensschritt wird der Graben geätzt, wobei die Ätzung durch die LOCOS- Oxidschicht durchgeführt wird. In einem weiteren Verfahrens- schritt wird der Graben mit Oxid gefüllt, so daß der mit Oxid gefüllte Graben 1011 entsteht.

Zum Ausbilden des Feldoxids wurde im Zusammenhang mit den obenstehend beschriebenen Ausführungsbeispielen stets die LOCOS-Technologie herangezogen, die stets eine Ausbildung der ersten Oxidschicht 203 und der zweiten Oxidschicht 205 nach sich zieht. Es ist jedoch denkbar, die Oxidschichten mit Hilfe von weiteren Technologien zu erzeugen, bei denen bei- spielsweise die Feldoxide mit Hilfe von Abscheideverfahren erzeugt werden.

Bezugszeichenliste 101 Substrat 103 Oxidbereich 105 Anschlußfläche 200 Oxidbereich 201 Graben 203 erste Oxidschicht 205 zweite Oxidschicht 207 Isolationsschicht 301 Passivierung 401 Oxidschicht 403 Graben 405 Oxidbereich 501 weiterer Oxidbereich 503 Isolationsschicht 600 Oxidgraben 601 Substratsteg 603 erste Grenze 605 zweite Grenze 607 Oxidbereich 800 Oxidgraben 801 erster Isolationssteg 803 zweiter Isolationssteg 805 Oxidbereich 1011 Graben 1013 Oxidbereich 1015 weitere erste Grenze 1017 weitere zweite Grenze