本申请要求于 2011 年 5 月 11 日提交中国专利局、 申请号为 201110121476.7、 发明名称为"衬底结构及其制作方法"的中国专� ��申请的优先 权， 其全部内容通过引用结合在本申请中。 技术领域

本发明涉及半导体技术领域， 特别涉及一种衬底结构及其制作方法。 背景技术

随着集成电路技术的不断发展， 在 MEMS ( Micro Electromechanical

System, 微电子机械系统）、 功率器件及电路等方面也得到了广泛的应用， 通 过将微机械技术或其他技术同集成电路制造工 艺相结合，在半导体材料的衬底 上制作微型器件、 微型系统或功率器件、 功率电路等。

传统地， 多采用单晶硅衬底和 SOI ( Silicon On Insulator, 绝缘体上硅 )衬 底来进行器件的制作。

对于 SOI衬底， SOI本身的价格就高， 而且微机械器件及电路的制作工艺 也较传统工艺更复杂， 会大大提高产品的成本。 对于单晶硅衬底， 主要通过在 单晶硅衬底上淀积多晶材料及其他绝缘材料后 ，通过刻蚀来形成器件，但由于 多晶材料淀积工艺及材料本身的缺陷， 这使得其淀积厚度受到限制，也影响到 器件的性能。

具体的， 上述单晶硅衬底形成器件的问题在于，在衬底 上淀积的多晶材料 的本身具有较大的应力，该应力会影响多晶硅 可以实现的淀积厚度及器件的性 能， 尤其会影响对应力敏感的器件， 例如， 对于 MEMS惯性传感器或电容式 压力传感器，它们是利用多晶硅结构释放后在 惯性或压力的作用下使电容发生 变化的原理， 在制造这种传感器时， 多晶硅的应力会严重影响到器件的性能。

发明内容 本发明解决的问题是提供一种衬底结构及其制 作方法，能够避免形成器件 中的应力， 进而提高在衬底中形成的功能器件的性能。 为解决上述问题， 本发明提供一种衬底结构， 包括： 相对设置的第一衬底和第二衬底； 所述第一衬底的第一表面朝向第二衬底的第二 表面，所述第一表面依次设 置有导体互连层和键合层； 所述键合层将第一衬底及导体互连层与第二衬 底连接。

可选地， 所述第一衬底包括单晶半导体或单晶半导体化 合物。 可选地， 所述导体互连层至少包括一层导电层。 可选地， 所述键合层为绝缘层或导电层。 可选地， 所述键合层为导电层， 所述导电层为屏蔽功能层。 可选地， 所述键合层为绝缘层， 所述导体互连层至少包括两层导电层。 可选地， 还包括： 贯通第一衬底的隔离区， 多个隔离区将第一衬底分隔成 相互绝缘的区域。 可选地， 还包括： 位于所述第二衬底中的、 由第二衬底与键合层组成的第 一空腔。 可选地， 还包括： 位于所述第一表面和所述第二表面之间的第二 空腔。 可选地， 还包括： 由第一空腔贯通第二空腔组成的第三空腔。 可选地， 所述第一衬底下表面具有外延层或掺杂层， 所述外延层或掺杂层 用于形成器件的部分功能层。 可选地， 还包括： 贯穿所述第一衬底的引出通孔， 所述引出通孔外壁具有 绝缘隔离层， 所述引出通孔用于向外电电引出导体互连层。 相应的、 还提供一种衬底结构的制作方法， 包括： 提供第一衬底； 在所述第一衬底的第一表面上依次形成导体互 连层以及键合层； 提供第二衬底； 通过键合层将所述第一衬底及导体互连层连接 至第二衬底的第二表面，以 将第一衬底及导体互连层固定于第二衬底。 可选地， 形成所述导体互连层的步骤包括： 在所述第一表面上形成至少包 括一层导电层的导体互连层。 可选地， 所述键合层为绝缘层或导电层。 可选地， 所述键合层为导电层， 所述导电层为屏蔽功能层。 可选地， 所述键合层为绝缘层， 形成所述导体互连层的步骤为： 在所述第 一表面上形成至少包括两层导电层的导体互连 层。 可选地， 在连接第二衬底后， 还包括步骤： 从与第一表面相对的表面减薄 及抛光所述第一衬底。 可选地， 在提供第一衬底时， 还包括： 从第一衬底的第一表面在第一衬底 内形成隔离区； 以及在连接第二衬底后， 还包括： 从与第一表面相对的表面减 薄及抛光第一衬底， 暴露所述隔离区， 以使隔离区贯通第一衬底， 多个隔离区 将第一衬底分隔成相互绝缘的区域。 可选地， 在提供第二衬底时， 还包括： 从第二衬底的第二表面在所述第二 衬底内形成第一开口； 连接第二衬底的步骤具体为： 通过键合层将所述第一衬 底及导体互连层连接至第二表面， 以使第一开口与键合层形成第一空腔， 并将 第一衬底及导体互连层固定于第二衬底。 可选地， 在形成导体互连层和键合层后， 还包括： 刻蚀所述键合层以及导 体互连层， 形成暴露第一表面的第二开口； 连接第二衬底的步骤具体为： 通过 键合层将第一衬底及导体互连层连接至第二衬 底的第二表面，以使第二开口同 第二表面形成第二空腔， 并将所述第一衬底及导体互连层固定于第二衬 底； 或者， 连接第二衬底的步骤具体为： 通过键合层将第一衬底及导体互连层 连接至第二表面， 以使第一开口形成第一空腔， 以及第二开口形成第二空腔， 并将所述第一衬底及导体互连层固定于第二衬 底。 可选地， 提供第一衬底时， 包括： 提供第一衬底， 所述第一衬底的第一表 面上具有掺杂层或外延层， 用于形成器件的部分功能层。 可选地， 在提供第一衬底时， 还包括： 从第一表面在第一衬底内形成具有 绝缘隔离层的引出通孔； 以及在连接第二衬底后， 还包括： 从与第一表面相对 的表面减薄及抛光第一衬底，暴露所述引出通 孔，以使引出通孔贯通第一衬底， 所述引出通孔用于向外电引出导体互连层。 与现有技术相比， 上述技术方案具有以下优点：

体互连层同第二衬底通过键合层键合连接集 成在一起，这样， 第二衬底可以作 为支撑功能的衬底， 第一衬底作为直接制作器件的衬底， 而第一衬底为通过晶 体生长形成的， 不会有厚度和自身的应力的问题， 避免了不必要的应力， 进而 提高在第一衬底中形成的器件的性能。

此外， 所述导体互连层中或键合层可以具有屏蔽功能 ，在该衬底结构用于 对电信号有特别要求的器件制造时， 作为导电层和 /或键合层的同时， 还用于 屏蔽不需要的电信号。

此外， 第一衬底中还可以包括隔离区， 多个隔离区将第一衬底分隔成多个 相互绝缘的区域，使第一衬底在电性上相隔离 ， 而衬底结构在机械上却仍是连 接的。

此外， 第二衬底中还可以有第一空腔和 /或第一衬底和第二衬底之间还可 以有第二空腔， 所述第一空腔可以作为器件的一部分， 也可以为第二衬底上 的对准图形，所述第二空腔或第一与第二空腔 的组合可以用于后续形成需要空 腔的器件或结构， 例如用于压力传感器的参考压力腔。

此外， 第一衬底中还可以具有引出通孔， 所述引出通孔用于向外电引出导 体互连层，相当于将埋在第一衬底之下的导体 互连层引出到第一衬底之上， 进 而便于进行后续的器件电连接， 一方面筒化后续制造工艺， 另一方面节约了后 续集成器件的面积。 附图说明

通过附图所示， 本发明的上述及其它目的、 特征和优势将更加清晰。 在全 部附图中相同的附图标记指示相同的部分。并 未刻意按实际尺寸等比例缩放绘 制附图， 重点在于示出本发明的主旨。

图 1、 2为实施例一中衬底结构的结构示意图； 图 3为实施例一中衬底结构的制作方法的流程图� � 图 4-图 6为实施例一中的衬底结构的各个制造阶段的� �构示意图； 图 7、 图 8为实施例二中衬底结构的结构示意图； 图 9、 图 10为实施例三中衬底结构的结构示意图； 图 11、 图 12为实施例四中衬底结构的结构示意图。 具体实施方式

为使本发明的上述目的、特征和优点能够更加 明显易懂， 下面结合附图对 本发明的具体实施方式做详细的说明。 在下面的描述中阐述了很多具体细节以便于充 分理解本发明，但是本发明 还可以采用其他不同于在此描述的其它方式来 实施，本领域技术人员可以在不 违背本发明内涵的情况下做类似推广，因此本 发明不受下面公开的具体实施例 的限制。

其次， 本发明结合示意图进行详细描述， 在详述本发明实施例时， 为便于 说明，表示器件结构的剖面图会不依一般比例 作局部放大， 而且所述示意图只 是示例，其在此不应限制本发明保护的范围。 此外，在实际制作中应包含长度、 宽度及深度的三维空间尺寸。 为了避免用于形成器件过程中的应力， 本发明提供了一种衬底结构， 参考 图 2, 所述结构包括： 相对设置的第一衬底 100和第二衬底 200; 所述第一衬底 100的第一表面 100-1朝向第二衬底 200的第二表面 200-1 , 所述第一表面 100-1依次设置有导体互连层 110和键合层 130; 所述键合层 130将第一衬底 100及导体互连层 110与第二衬底 200连接。 在本发明中， 所述导体互连层 110至少包括一层导电层 110a, 所述导电 层可以为一层或叠层结构。 在本发明中，所述导体互连层 110还可以包括导电通孔 110b,导电层 110a 之间和 /或导电层 110a同第一衬底 110之间可以通过导电通孔 110b实现电连 接， 所述导电层 110a、 导电通孔 110b可以为金属或掺杂的半导体材料或其他 合适的导电材料， 例如 Al、 Cu、 AlSi、 Ti、 W或多晶硅等。 在本发明中， 所述导体互连层 110可以位于导体间介质层 120中。 在本发明中， 所述键合层 130为绝缘层或导电层， 具有键合连接功能， 所 述键合层用于将第一衬底和导体互连层与第二 衬底连接， 可以为多晶硅、 多晶 锗硅（SiGe ) 、 铝（Al )、 铜（Cu )、 氧化硅、 氮氧化硅或非晶硅或其他合适 的材料。 在本发明中，所述第一衬底 100可以为单晶半导体或单晶半导体化合物或 其他合适的材料， 例如单晶硅、 单晶锗、 单晶锗硅或其他单晶材料， 优选地， 第一衬底可以为单晶硅， 可以用于在其上进一步形成所需器件或电路； 所述第 二衬底 200可以为单晶、 多晶或非晶半导体材料或其他合适的材料， 例如单晶 硅、 多晶硅、 石英、 玻璃等， 所述第二衬底 200还可以是由不同材料形成的叠 层，例如表面具有氧化层或其他材料层的单晶 或多晶硅的叠层。可以用于机械 支撑或其他作用。对于所述第一衬底、第二衬 底的材料及应用，此处仅为示例， 本发明并不限于此。

本发明通过键合层连接第一衬底及导体互连层 和第二衬底组成衬底结构， 这样，第二衬底可以作为支撑功能的衬底，第 一衬底作为直接制造器件的衬底， 而第一衬底为通过晶体生长形成的， 不会有厚度和自身应力的问题，避免了衬 底内不必要的应力， 进而提高在第一衬底上形成的器件的性能。 基于上述思想， 以下将对具体的实施例进行详细的描述。 实施例一

参考图 1、 图 2, 为本实施例中键合层分别为绝缘层和导电层的 衬底结构 的实施例， 如图所示， 该衬底结构包括：

相对设置的第一衬底 100和第二衬底 200;

所述第一衬底 100的第一表面 100-1朝向第二衬底 200的第二表面 200-1 , 所述第一表面 100-1依次设置有导体互连层 110和键合层 130;

所述键合层 130将第一衬底 100及导体互连层 110与第二衬底 200连接。 其中， 如图 1所示， 所述键合层 130可以为绝缘层， 可以为非导电材料， 例如氧化硅、 氮氧化硅或未掺杂的非晶硅或其他合适的材料 。 在键合层 130 为绝缘层的实施例中， 所述导体互连层 110 包括至少一层导电层 110a, 可以 用作电极或电连线， 优选地， 在用于对电信号有特别要求的器件制造时， 所述 导体互连层 110可以包括至少两层导电层 110a, 第一层导电层（靠近第一衬 底的导电层）可以用作电极或电连线，第二层 导电层（靠近第二衬底的导电层） 可以用作屏蔽功能层， 来屏蔽不需要的电信号， 所述键合层 130用于将第一衬 底 100及导体互连层 110同第二衬底 200固定连接。

其中， 如图 2所示， 所述键合层 130可以为导电层， 在键合层 130为导电 层的实施例中， 所述导体互连层 110 包括至少一层导电层 110a, 通过导电通 孔 110b同导电层 110a电连接，该导电层的键合层 130具有导电功能及键合连 接第一衬底 100和第二衬底的功能。所述键合层 130可以为掺杂的半导体材料、 金属材料或其他合适的导电材料， 例如多晶硅、 多晶锗硅、 非晶硅、 铝（A1 ) 或 铜 （Cu )或其他合适的材料。 优选地， 在该衬底结构用于对电信号有特别 要求的器件制造时， 所述导电层的键合层 130还可以为屏蔽功能层，在具有导 电功能和键合功能的同时， 来屏蔽不需要的电信号。

在本实施例中， 所述导体互连层 110形成于导体间介质层 120中。

在本实施例中，所述导电层 110a还包括导电通孔 110b,导电层 110a之间 和 /或导电层 110a同第一衬底 110之间通过导电通孔 110b实现电连接，所述导 电层 110a、 导电通孔 110b可以为金属或掺杂的半导体材料或其他合� �的导电 材料， 例如 Al、 Cu、 AlSi、 Ti、 W或多晶硅等。

在本实施例中， 所述第一衬底 100为单晶硅， 所述第二衬底 200为单晶或 多晶硅， 在其他实施例中， 所述第一衬底还可以是其他单晶半导体、 单晶半导 体化合物或其他合适的材料， 可以用于在其上进一步形成所需器件或电路； 在 其他实施例中，所述第二衬底还可以为其他单 晶或多晶或非晶半导体材料或其 他合适的材料， 例如单晶硅、 玻璃、 石英等， 可以用于机械支撑或其他作用， 所述第二衬底 200还可以是由不同材料形成的叠层，例如表面 具有氧化层或其 他材料层的单晶或多晶硅的叠层。 此处仅为示例， 本发明并不限于此。

该实施例中， 通过为绝缘层或导电层的键合层 130将具有导体互连层 110 的第一衬底 100同第二衬底 200连接起来，第二衬底可以作为支撑功能的衬 底， 第一衬底作为直接制造器件的衬底， 而第一衬底为通过晶体生长形成的， 不会 有厚度和自身应力的问题，避免了不必要的应 力， 进而提高在第一衬底中形成 的器件的性能。 此外， 在优选的实施例中， 所述导体互连层或键合层具有屏蔽 功能， 用于屏蔽不需要的电信号。

下面结合附图详细说明上述衬底结构的制作 方法。图 3为本发明实施例中 所述^ "底结构的制作方法的流程图，图 4至图 6为所述 ^"底结构的制作方法的 示意图。 如图所示， 所述制作方法包括：

在步骤 S11 , 提供第一衬底 100。

参考图 4, 所述第一衬底 100具有第一表面 100-1和与第一表面 100-1相 对的表面 100-2。 在本实施例中， 所述第一衬底为单晶硅衬底， 在其他实施例 中，第一衬底还可以是其他单晶半导体、单晶 半导体化合物或其他合适的材料。

在步骤 S12, 参考图 4, 在所述第一衬底 100的第一表面 100-1上依次形 成导体互连层 110以及键合层 130。 面 100-1上形成导体间介质层 120以及在导体间介质层 120中形成导体互连层 110, 所述导体互连层 110至少包括一层导电层 110a, 还包括导电通孔 110b, 导电层 110a之间和 /或导电层 110a同第一衬底 110之间可以通过导电通孔 110b 实现电连接。

而后， 在导体互连层 110上形成键合层 130。

在键合层 130为多晶硅层的实施例中，可以通过上述互连 工艺来形成同导 体互连层 110电连接的键合层 130, 优选地， 该键合层 130具有屏蔽功能， 为 屏蔽功能层， 例如多晶硅、 多晶锗硅、 非晶硅、 铝（Al )、 铜 （Cu )等。

在键合层 130为绝缘层的实施例中， 可以通过淀积及平坦化的方法， 在导 体互连层 110上形成介质材料的键合层， 例如氧化硅、 氮氧化硅、 非晶硅等， 优选地， 所述导体互连层 110至少包括两层导电层 110a。

其中， 所述导体互连层 110、 导电层 110a和导电通孔 110b可以为金属或 掺杂的半导体材料或其他合适的导电材料， 例如 Al、 Cu、 多晶硅等。

在步骤 S13, 提供第二衬底 200。

参考图 5, 所述第二衬底 200具有第二表面 200-1和与其相对的表面。 在 本实施例中， 所述第二衬底 200为单晶或多晶硅， 在其他实施例中， 所述第二 衬底还可以为其他单晶或多晶或非晶半导体材 料或其他合适的材料， 例如玻 璃、 石英等， 所述第二衬底 200也可以是由不同材料形成的叠层。

在步骤 S14, 通过键合层 130将所述第一衬底 100及导体互连层 110连接 至第二衬底 200的第二表面 200-1 , 以将第一衬底 100及导体互连层 110固定 于第二衬底 200, 参考图 6。

具体地， 先将第一衬底 100及其第一表面上的导体互连层 110和键合层

130与第二衬底 200的第二表面 200-1相对设置， 使键合层 130与第二表面 200-1相接触， 而后， 从第一 100和第二衬底 200的背面施加压力， 使键合层 130与第二衬底 200键合连接， 以将第一衬底 100及导体互连层 110固定于第 二衬底 200, 例如键合层为多晶硅。 此处仅为示例， 本发明并不限于此， 所述 键合连接的步骤因键合层 130材料不同而不同。

优选地， 在键合连接第二衬底 200后， 还可以进一步对第一衬底从背面 100-2进行减薄和抛光， 以使第一衬底 100达到所需厚度。 至此， 本实施例提供的衬底结构制作完成， 第一衬底 100和第二衬底 200 之间形成有导体互连层 110, 可以根据器件的设计需要，在第一衬底和 /或第二 衬底上形成器件、 电路或其他结构， 例如制造 MEMS或功率器件 /电路等， 由 于第一衬底和 /或第二衬底可以为通过晶体生长形成的衬底� � 因此不会有厚度 和自身应力的问题， 避免了衬底内不必要的应力。

以上对通过键合层将第一衬底及导体互连层和 第二衬底连接起来的衬底 结构及其制造方法进行了详细的描述， 此外， 在此衬底结构的基础上， 还可以 进一步包括其他的结构，例如在第一衬底中的 隔离区、第二衬底中的第一空腔、 第一衬底和第二衬底之间的第二空腔、第一衬 底的第一表面上的掺杂层或外延 层、第一衬底中的引出通孔或他们的任意组合 ， 以下将根据具体的实施例对这 些衬底结构进行详细的描述。

实施例二

下面将仅就实施例二区别于实施例一的方面进 行阐述。 未描述的部分 应当认为与实施例一采用了相同的步骤、 方法或者工艺来进行， 因此在此 不再赘述。

参考图 7、 图 8, 为实施例二中键合层分别为绝缘层和导电层的 衬底结构 的实施例， 可以在实施例一的衬底结构的基础上， 进一步包括贯通第一衬底的 隔离区， 如图所示， 具体地， 该衬底结构包括：

相对设置的第一衬底 100和第二衬底 200;

贯通第一衬底 100的隔离区 140, 多个隔离区 140将第一衬底 100分隔成 相互绝缘的区域；

所述第一衬底 100的第一表面 100-1朝向第二衬底 200的第二表面 200-1 , 所述第一表面 100-1依次设置有导体互连层 110和键合层 130;

所述键合层 130将第一衬底 100及导体互连层 110与第二衬底 200连接。 其中， 多个所述隔离区 140将第一衬底 100分隔成多个相互绝缘的区域。 同实施例一相比， 区别在于， 进一步包括了隔离区 140, 该隔离区 140为 绝缘材料， 以将第一衬底 100分隔成多个相互绝缘的区域，使第一衬底在 电性 上相隔离， 而衬底结构在机械上却仍是连接的。 同实施例一相同的部分不再赞 述。

对于实施例二的制作方法， 参考图 7-8, 具体包括以下步骤：

521 , 提供第一衬底 100, 从第一衬底 100的第一表面 100-1在第一衬底 内形成隔离区 140。

可以通过半导体工艺中形成隔离的传统工艺， 从第一表面 100-1在第一衬 底内刻蚀开口， 而后通过淀积绝缘材料并进行平坦化来形成隔 离区 140 (图未 示出）， 可以根据最终形成的衬底结构中第一衬底 100的厚度来确定所述隔离 区 140的深度， 可以等于或大于最终结构中第一衬底 100的厚度。

522, 在所述第一衬底 100的第一表面 100-1上依次形成导体互连层 110 以及键合层 130。

在步骤 S23, 提供第二衬底 200。

在步骤 S24, 通过键合层 130将所述第一衬底 100及导体互连层 110连接 至第二衬底 200的第二表面 200-1 , 以将第一衬底 100及导体互连层 110固定 于第二衬底 200。

在步骤 S25, 从与第一表面 100-1相对的表面 100-2减薄及抛光第一衬底 100, 暴露所述隔离区 140。 从而形成贯通第一^ "底的隔离区 140, 多个隔离区 140将第一衬底 100分隔成相互绝缘的区域。

同实施例一的制作方法相比， 区别在于步骤 S21和步骤 S25, 相同部分不 再赘述。 通过形成隔离区 140, 将第一衬底 100分隔成相互绝缘的区域， 进而 可以在后续器件制作中， 在相互绝缘的衬底区域制造所需器件。

实施例三

下面将仅就实施例三区别于实施例一的方面进 行阐述。 未描述的部分 应当认为与实施例一采用了相同的步骤、 方法或者工艺来进行， 因此在此 不再赘述。

图 9、 图 10为实施例三中键合层分别为绝缘层和导电层� ��衬底结构的实 施例， 可以在实施例一或实施例二的衬底结构的基础 上， 进一步包括第二衬底 中的第一空腔 150或第一表面 100-1和第二表面 200-1之间的第二空腔 152, 或者进一步包括第一空腔 150和第二空腔 152的组合。

如图 9所示， 具体地， 在一些实施例中， 所述衬底结构包括：

相对设置的第一衬底 100和第二衬底 200;

所述第一衬底 100的第一表面 100-1朝向第二衬底 200的第二表面 200-1 , 所述第一表面 100-1依次设置有导体互连层 110和键合层 130;

位于所述第二衬底 200中的、由第二衬底 200与键合层 130组成的第一空 腔 150;

所述键合层 130将第一衬底 100及导体互连层 110与第二衬底 200连接。 其中， 所述第一空腔可以作为器件的一部分， 例如压力传感器的参考压力 腔； 也可以作为第二衬底上的对准图形， 可以用于键合层连接第一衬底和第二 衬底时， 第二衬底相对于第一衬底的对准结构。

如图 10所示， 在另一些实施例中， 所述衬底结构包括：

相对设置的第一衬底 100和第二衬底 200;

所述第一衬底 100的第一表面 100-1朝向第二衬底 200的第二表面 200-1 , 所述第一表面 100-1依次设置有导体互连层 110和键合层 130;

位于第一表面 100-1和第二表面 200-1之间的第二空腔 152;

所述键合层 130将第一衬底 100及导体互连层 110与第二衬底 200连接。 其中， 所述第二空腔可以用于后续形成需要空腔的器 件或结构， 例如用于 压力传感器的参考压力腔， 或其他用途。 此处仅为示例， 本发明并不限于此。

此外， 在又一些实施例中 （图未示出）， 所述衬底可以同时包括上述第一 空腔和第二空腔， 具体地， 所述衬底结构包括：

相对设置的第一衬底和第二衬底； 所述第一衬底的第一表面朝向第二衬底的第二 表面，所述第一表面依次设 置有导体互连层和键合层；

位于所述第二衬底中的、 由第二衬底与键合层组成的第一空腔， 以及位于 第一表面和第二表面之间的第二空腔；

所述键合层将第一衬底及导体互连层与第二衬 底连接。

更进一步地， 所述第一空腔可以对应于第二空腔， 由第一空腔 150贯通第 二空腔 152组成第三空腔（图未示出 ), 组成一个更深的或更大的空腔， 用于 后续形成需要大空腔的器件或结构， 或其他功能。

可选地， 该衬底结构还可以进一步包括第一衬底 100中的隔离区 140 (图 未示出， 参照上述实施例的图示）。

同实施例一或实施例二相比， 区别在于， 进一步包括了第一空腔 150和 / 或第二空腔 152, 相同部分不再赘述。 所述第一空腔可以作为器件的一部分， 也可以为第二衬底上的对准图形， 可以用于键合层连接第一衬底和第二衬底 时， 第二衬底相对于第一衬底的对准结构， 所述第二空腔或第一与第二空腔的 组合可以用于后续形成需要空腔的器件或结构 ，例如用于压力传感器的参考压 力腔。

对于实施例三的制作方法， 同实施例一或实施例二相比， 区别在于： 在一些实施例中， 区别在于， 提供第二衬底 200的步骤， 具体地， 在提供 第二衬底时包括： 提供第二衬底 200, 并从第二衬底 200的第二表面 200-1在 所述第二衬底 200内形成第一开口； 以及在连接第二衬底的步骤中， 包括： 通 过键合层 130将所述第一衬底 100及导体互连层 110连接至第二衬底 200的第 二表面 200-1 , 以将第一衬底 100及导体互连层 110固定于第二衬底 200, 并 使第一开口与键合层形成第一空腔 150。

其中， 根据器件设计的需要， 在连接时， 所述第一空腔 150可以对准于第 一衬底上的导体互连层或第一衬底中的其他结 构。

在另外一些实施例中， 区别在于， 形成导体互连层和键合层的步骤， 具体 地， 包括： 形成导体互连层 110和键合层 130, 而后， 刻蚀所述键合层 130以 及导体互连层 120, 形成暴露第一表面 110-1的第二开口； 以及在连接第二衬 底的步骤中， 包括： 通过键合层 130将所述第一衬底 100及导体互连层 110连 接至第二衬底 200的第二表面 200-1 , 以将第一衬底 100及导体互连层 110固 定于第二衬底 200, 并使第二开口与第二表面 200-1形成第二空腔 152。

其中， 所述第二空腔可以用于后续形成需要空腔的器 件或结构， 例如用于 压力传感器的参考压力腔， 或其他用途。

在又一些实施例中， 区别在于，提供第二衬底以及形成导体互连层 和键合 层的步骤， 具体地， 形成导体互连层和键合层的步骤， 包括： 形成导体互连层 110和键合层 130, 而后， 刻蚀所述键合层 130以及导体互连层 120, 形成暴 露第一表面 110-1的第二开口； 以及提供第二衬底的步骤， 包括： 提供第二衬 底 200, 并从第二衬底 200的第二表面 200-1在所述第二衬底 200内形成第一 开口； 连接第二衬底的步骤具体为： 通过键合层 130将第一衬底 100及导体互 连层 110连接至第二表面 200-1 , 以使第一开口形成第一空腔 150, 以及第二 开口形成第二空腔 152, 并将所述第一衬底及导体互连层固定于第二衬 底。

其中， 在连接时， 根据器件设计的需要， 所述第一空腔 150可以对准第二 空腔 152、 第一衬底上的导体互连层 110或第一衬底 100中的其他结构。

在第一空腔对准第二空腔的实施例中， 第一空腔 150贯通第二空腔 152, 形成第一空腔 150贯通第二空腔 152的第三空腔，组成一个更深的或更大的空 腔， 用于后续形成需要大空腔的器件或结构， 或其他功能。。

同实施例一或实施例二的制作方法相比， 区别在于， 进一步形成了第一空 腔 150和 /或第二空腔 152,相同部分不再赘述。所述第一空腔可以作� �器件的 一部分， 也可以用于后续器件制造中的对准结构， 所述第二空腔或第一与第 二空腔的组合可以用于后续形成需要空腔的器 件或结构，例如用于压力传感器 的参考压力腔。

实施例四 下面将仅就实施例四区别于实施例一的方面进 行阐述。 未描述的部分 应当认为与实施例一采用了相同的步骤、 方法或者工艺来进行， 因此在此 不再赘述。

参考图 11、 图 12, 为实施例四中键合层分别为绝缘层和导电层的 衬底结 构的实施例， 可以在实施例一、 实施例二或实施例三的基础上， 进一步包括捧 杂层或外延层 160, 具体地， 如图所示， 该衬底结构包括：

相对设置的第一衬底 100和第二衬底 200, 所述第一衬底 100的第一表面 100-1具有掺杂层或外延层 160;

所述第一衬底 100的第一表面 100-1朝向第二衬底 200的第二表面 200-1 , 所述第一表面 100-1依次设置有导体互连层 110和键合层 130;

所述键合层 130将第一衬底 100及导体互连层 110与第二衬底 200连接。 其中， 所述掺杂层或外延层 160可以用于形成器件的部分功能层， 例如形 成埋栅或连线或其他功能， 此处仅为示例。

或者， 在实施例一、 实施例二或实施例三的基础上， 进一步包括引出通孔 170,通过该引出通孔 170可以将导体互连层引出到第一衬底的第二表 面 100-2 之上，相当于将埋在第一衬底之下的导体互连 层引出到第一衬底之上， 进而便 于进行后续的器件电连接， 一方面筒化后续制造工艺， 另一方面节约了后续集 成器件的面积。

或者， 在一些实施例中， 更进一步地， 如图 11、 图 12 , 还可以包括贯穿 所述第一衬底 110的引出通孔 170。 根据具体设计需要， 该引出通孔 170可以 通过所述导体互连层 110将用于形成部分器件的掺杂层或外延层 160连接起 来， 进一步通过引出通孔将这种连接引出到第一衬 底的第二表面 100-2之上， 进而进行后续的电连接。

上述引出通孔 170外壁可以具有绝缘隔离层 172。 连层 110进一步的电连接或者在封装时引向压焊焊垫 ， 或者其他功能。

此外， 可选地， 该实施例中的衬底结构还可以进一步包括第一 衬底 100中 的隔离区 140、 第二衬底中的第一空腔 150或第一表面与第二表面之间的第二 空腔 152, 或者他们的任意组合（图未示出， 参照上述实施例的图示）。

同实施例一、 实施例二和实施例三相比， 本实施例的区别在于具有掺杂层 或外延层和 /或引出通孔， 相同部分不再赘述。 所述捧杂层和 /或外延层可以用 于形成器件的部分功能层， 以在后续器件制造中， 形成所需的器件， 所述引出 通孔用于向外电引出导体互连层，相当于将埋 在第一衬底之下的导体互连层引 出到第一衬底之上， 进而便于进行后续的器件电连接，一方面筒化 后续制造工 艺， 另一方面节约了后续集成器件的面积。

对于实施例四的制作方法， 同实施例一、 实施例二或实施例三相比， 区别 在于：

在提供第一衬底时， 包括：提供第一衬底 100,第一衬底的第一表面 100-1 上具有掺杂层或外延层 160, 用于形成器件的部分功能层。

或者， 在提供第一衬底时， 还包括： 从第一表面 100-1、 掺杂层或外延层 160在第一衬底 100内形成具有绝缘隔离层 172的引出通孔 170; 以及在连接 第二衬底 200后， 还包括： 从与第一表面相对的表面 100-2减薄及抛光第一衬 底 100, 暴露所述引出通孔 170, 以使引出通孔 170贯通第一衬底 100, 所述 引出通孔 170用于向外电引出导体互连层 110。

同上述制作方法相比， 区别仅在于， 进一步形成了掺杂层或外延层 160和 /或引出通孔， 相同部分不再赘述。 所述掺杂层和 /或外延层 160可以用于形成 器件的部分功能层， 以在后续器件制造中， 形成所需的器件， 所述引出通孔 170用于向外电引出导体互连层 11 ,以便对导体互连层 110进一步的电连接或 者在封装时引向压焊焊垫， 或者其他功能。

以上所述，仅是本发明的较佳实施例而已， 并非对本发明作任何形式上的 限制。本发明提供的衬底结构避免了形成器件 的衬底中的应力， 可以根据具体 设计的需要， 进一步制作器件、 电路或其他结构， 尤其是 MEMS和功率器件 及电路。 虽然本发明已以较佳实施例披露如上， 然而并非用以限定本发明。任何熟 悉本领域的技术人员，在不脱离本发明技术方 案范围情况下，都可利用上述揭 示的方法和技术内容对本发明技术方案做出许 多可能的变动和修饰，或修改为 等同变化的等效实施例。 因此， 凡是未脱离本发明技术方案的内容， 依据本发 本发明技术方案保护的范围内。