Bei konventionellen Netzteilen wird die Netzfrequenz auf ei- nen gewünschten Spannungswert transformiert, danach gleichge- richtet und einer Spannungsregelungsschaltung zugeführt. Im Gegensatz dazu wird bei Schaltnetzteilen, auf die sich die Erfindung bezieht, anstelle der Netzspannung eine hochfre- quente Rechteckspannung transformiert. Zu diesem Zweck wird die Netzspannung direkt gleichgerichtet und mit einem Schaltregler eine Rechteckspannung mit einer Frequenz im Be- reich von 20 kHz bis 200 kHz erzeugt. Da die erforderlichen Windungszahlen des Netztransformators umgekehrt proportional zur Frequenz sinken, lassen sich die benötigten Transformato- ren beziehungsweise Übertrager verkleinern und Kupferverluste stark reduzieren. Bei diesen sogenannten primärgetakteten Schaltnetzteilen wird also mit einer Schalteinheit eine Rechteckspannung erzeugt, deren Tastverhältnis die Ausgangs- spannung bestimmt.

Schaltnetzteile werden üblicherweise mit schwankenden Lasten betrieben, so daß die Ausgangsspannung des Schaltnetzteils von der zugeschalteten Last beeinflußt wird. Um eine konstan- te Ausgangsspannung zu erhalten, wird daher in der Regel das Tastverhältnis der Eingangsspannung des Transformators in Ab- hängigkeit von der Ausgangsspannung des Schaltnetzteils gere- gelt. Die prinzipielle Anordnung eines solchen Schaltnetz- teils nach dem Stand der Technik ist in der Figur 1 schema- tisch dargestellt. In dem dargestellten Fall besitzt der Übertrager drei Sekundärwicklungen, so daß drei verschiedene

Ausgangsspannungen nach Gleichrichtung mittels eines Gleich- richters 6 abgreifbar sind. Die drei abgegriffen Spannungen werden einem Regelglied 3 zugeführt. Zur Berücksichtigung un- terschiedlicher Schwankungen der drei Spannungen kann aus den drei Werten ein mittlerer Wert gebildet werden, bevor das Si- gnal auf eine die Rechteckspannung für den Übertrager erzeu- gende Schalteinheit gegeben wird. Solche Regelungen sind je- doch Stand der Technik und bilden lediglich den Hintergrund für die Erfindung.

Problematisch bei den Schaltungsanordnungen nach dem Stand der Technik ist, daß im Betrieb die verschiedenen Ausgänge des Schaltnetzteiles nicht gleichmäßig belastet werden. Daher ist in der Regel eine der Ausgangsspannungen als ein das Tastverhältnis der Eingangsrechteckspannung dominierender Wert vorgesehen. Die anderen Ausgangsspannungen werden ohne weitere Nachregelmöglichkeit miterzeugt.

Man versucht, über eine möglichst gute Kopplung des Übertra- gers und einer Kopplung von Wicklungen einer Ausgangsdrossel die lastabhängigen Abweichungen der anderen Ausgangsspannun- gen in einem vertretbaren Rahmen zu halten. Die technischen Anforderungen hinsichtlich des zulässigen Laststrombereichs der gekoppelten Ausgangsspannungen werden jedoch immer extre- mer. Es besteht zwar die Möglichkeit, dieses Problem durch eine Spannungsregelung, beispielsweise durch einen Längs- stromregler, zu lösen, allerdings sinkt dadurch der Wirkungs- grad des Netzteils erheblich.

Aufgabe der Erfindung ist es, ein Schaltnetzteil anzugeben, bei dem ein oder mehrere Ausgänge nachregelbar sind, ohne daß dabei der Wirkungsgrad absinkt.

Diese Aufgabe wird durch ein Schaltnetzteil der eingangs ge- nannten Art gelöst, das durch einen der mindestens einen Diode parallel geschalteten analog angesteuerten Transistor und durch eine Gleichrichtersteuerung zur Ansteuerung des

Transistors in Abhängigkeit von der Phase der gepulsten Span- nung und von der Amplitude mindestens einer Ausgangsspannung des Schaltnetzteils gekennzeichnet ist.

Die Erfindung beruht auf der Erkenntnis, daß über einer Diode immer eine bestimmte Restspannung abfällt. Bei den in Netz- teilen verwendeten Dioden beträgt die abfallende Spannung ty- pischerweise 0,4-1 V. Durch eine bedarfsweise Überbrückung der Diode durch einen Transistor, dessen Durchgangswiderstand im durchgeschalteten Zustand wesentlich geringer ist, kann die über der Parallelschaltung aus der Diode und dem Transi- stor abfallende Spannung erheblich verringert werden. Der Durchgangswiderstand des Transistors ist steuerbar, so daß der Spannungsabfall über der Parallelschaltung zwischen einem unteren Minimalwert und der Restspannung der Diode einstell- bar ist. In vielen Fällen reicht die Regelmöglichkeit von 200 bis 500 mV aus, um vorgegebene Ausgangstoleranzen einzuhal- ten.

Eine Überbrückung der Diode durch den Transistor erhöht dem- nach die Ausgangsspannung. Die Schaltzustände des Transistors müssen von der Phase der gepulsten Spannung abhängen, damit die Gleichrichterwirkung nicht beeinträchtigt wird. Anderer- seits muß die Gleichrichtersteuerung so ausgelegt werden, daß der Transistor in Abhängigkeit von der Amplitude mindestens eine Ausgangsspannung des Schaltnetzteils gesteuert wird, da- mit die Restspannung über der Parallelschaltung aus der Diode und dem Transistor variiert werden kann.

Es handelt sich also um eine Kombination von einer schnellen Ansteuerung des Transistors in Abhängigkeit von der Phase der gepulsten Spannung und einer analogen Regelung der verblei- benden Restspannung im leitenden Betrieb des Transistors.

In einer bevorzugten Ausführung ist der Gleichrichter durch zwei Dioden aufgebaut, wobei einer der Dioden ein Transistor parallel geschaltet ist.

Besonders vorteilhaft ist, wenn der Übertrager mindestens zwei Sekundärwicklungen aufweist zur Erzeugung von mindestens zwei Ausgangsspannungen des Schaltnetzteils und wenn die Gleichrichtersteuerung mit den mindestens zwei Ausgangsspan- nungen verbunden ist, wobei die Ansteuerung des Transistors in Abhängigkeit von der Amplitude der mindestens zwei Aus- gangsspannungen des Schaltnetzteils erfolgt.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispie- len näher erläutert. Es zeigt : Figur 1 ein Schaltnetzteil nach dem Stand der Technik, Figur 2 ein erstes Ausführungsbeispiel eines erfindungsge- mäßen Schaltnetzteils, Figur 3 ein zweites, gegenüber der Figur 2 erweitertes Aus- führungsbeispiel eines erfindungsgemäßen Schalt- netzteils, Figur 4 ein drittes Ausführungsbeispiel eines erfindungsge- mäßen Schaltnetzteiles und Figur 5 ein Signaldiagramm der Signalverläufe der Schalt- netzteile der Figuren 2 bis 4.

Das den Stand der Technik wiedergebende Schaltnetzteil von Figur 1 wurde bereits in der Beschreibungseinleitung erläu- tert.

In der Figur 2 ist ein erfindungsgemäßes Schaltnetzteil in einer einfachen Ausführung dargestellt. Die Schalteinheit 2 wird durch einen geeignet angesteuerten MOSFET Q1 realisiert.

Die Ansteuerschaltung ist der Übersichtlichkeit halber in Fi- gur 2 nicht dargestellt. Eine Primärwicklung T1PRIM des Über- tragers 1 wird mit der durch den MOSFET Q1 erzeugten Recht-

eckspannung gespeist. In der Sekundärwicklung T1SEK1 des Übertragers 1 wird durch das magnetische Feld eine Rechtecks- pannung induziert. Die Dioden D1 und D5 richten das Ausgangs- signal gleich. Der Transistor Q2 kann die Freilaufdiode D5 überbrücken zur Senkung der Freilaufverluste.

Um aus der gleichgerichteten Rechteckspannung eine Gleich- spannung zu erzeugen, ist eine Drossel L1B und ein Kondensa- tor C3 vorgesehen. Die erzeugte Gleichspannung ist proportio- nal zu dem Tastverhältnis und der Amplitude der gleichgerich- teten Rechteckspannung. Wird der untere Pegel der Rechtecks- pannung erhöht-also die Spannung, wenn D5 leitet-steigt auch die Ausgangsspannung entsprechend dem Tastverhältnisan- teil des unteren Pegels.

Im Ausführungsbeispiel von Figur 2 wird die Anhebung des un- teren Pegels dadurch realisiert, daß die Freilaufdiode D5 ge- zielt durch den MOSFET Q2 überbrückt wird. Dazu ist eine Gleichrichtersteuerung 4 vorgesehen. Durch diese wird der MOSFET Q2 derart angesteuert, daß der MOSFET Q2 in den sper- renden Phasen der Diode Dl ebenfalls sperrt und ansonsten niederohmig ist. Außerdem steuert die Gleichrichtersteuerung 4 die über dem MOSFET Q2 abfallende Restspannung. Die Höhe der Restspannung hängt dabei davon ab, wie weit die augen- blickliche Ausgangsspannung des Schaltnetzteiles von einem Sollwert abweicht. Diese Information wird als Signal 7 der Gleichrichtersteuerung zugeführt, so daß diese die benötigten Informationen zur Steuerung der Restspannung des MOSFET Q2 erhält.

In Figur 3 ist die vollständige Schaltungsanordnung gezeigt mit zwei Gleichrichtersteuerungen 4 für zwei Ausgangsspannun- gen von 5 V und 12 V sowie mit Analogreglern 5 zur Vorgabe des durch die Gleichrichtersteuerungen 4 einstellbaren Rest- spannung.

Der Hauptübertrager Tl wird durch Q1 angesteuert und über das Tastverhältnis geregelt. T1SEK1 erzeugt die erste positive Ausgangsspannung, in diesem Beispiel +5 V. Die Dioden D1 und D5 richten das Ausgangssignal gleich. Der Transistor Q2 kann die Freilaufdiode D5 überbrücken zur Senkung der Freilaufver- luste. Die Wicklung L1B der Drossel L1 und der Kondensator C3 erzeugen aus der Rechteckspannung eine Gleichspannung. Diese Gleichspannung ist proportional zu dem Tastverhältnis und der Spannung des Rechtecks. Wird der untere Pegel des Rechtecks erhöht, also die Spannung, wenn D5 leitet, steigt auch die Ausgangsspannung entsprechend dem Tastverhältnisanteil des unteren Pegels. T1SEK2 erzeugt die zweite positive Ausgangs- spannung, in diesem Beispiel 12 V. Die Dioden D2 und D6 rich- ten das Ausgangssignal gleich, wobei der Transistor Q3 die Freilaufdiode D6 zur Senkung der Freilaufverluste überbrückt.

T1SEK3 erzeugt eine negative Ausgangsspannung, in diesem Bei- spiel-12V. Die Dioden D3 und D4 richten das Ausgangssignal gleich. Es ist kein zusätzlicher Transistor vorgesehen, da der Ausgangsstrom relativ gering ist, wodurch kaum Freilauf- verluste entstehen.

Zur detaillierteren Erläuterung der Funktionsweise wird zu- sätzlich auf das Signaldiagramm in Figur 5 verwiesen. Die An- steuerung des Primärtransistors Ql erfolgt mit einem puls- breitenmodulierten Signal auf der Primärseite. Im Beispiel ist eine Periodendauer der Schaltfrequenz von 10ps gezeigt.

Das Tastverhältnis wird oft so geregelt, daß eine Mischung aus 5 V-und 12 V-Istsignal mit einem Referenzsollwert ver- glichen wird und das Resultat über einen Regelverstärker dem Pulsbreitenmodulator zugeführt wird. Das ist Stand der Tech- nik und daher in der Figur nicht gezeigt. An der Minusseite der Wicklung T1SEK3 steht dann beispielsweise das im Signal- diagramm gezeigte Signal an, dessen Amplitude z. B. -40 V un- ten und +60 V oben beträgt. Die Ansteuerung der Transistoren Q2 und Q3 erfolgt durch das Signal"Sync-Control", das über einen Koppelkondensator C5 von der-12 V-Wicklung abgegriffen wird. Der Widerstand R2 ist niederohmig und soll den Nachla-

destrom durch D13 und C8 begrenzen. C8 wird über R13 auf z. B.

- 12 V geladen, eine negative Spannung, die von der Amplitude her noch für das Gate eines MOSFET-Transistors zulässig ist und diesen ausschaltet. Wenn T1SEK3 minus auf seinen negati- ven Spitzenwert geht (Q1 an), sorgt C8, D13 und R2 dafür, daß "Sync-Control"eine Spannung von-12 V annimmt. Das heißt, C5 -oberer gegen unteren Anschluß-wird auf z. B. ((-40V)-(-12V)) =-28 V geladen. Dadurch wird an die Ansteuerverstärker für Q2, Q4 und Q6 und für Q3, Q5 und Q7 eine Ansteuerspannung von - 12 V angelegt, so daß die Synchron-MOSFETs ausgeschaltet sind.

Der Sekundärstrom fließt nun über die Gleichrichtdioden Dl, D2 und D3 durch die Drossel L1 und lädt die Ausgangselkos C2, C3 und C4. Schaltet der Primärtransistor Q1 dann aus, geht "Sync-Control"auf eine positive Spannung von z. B. +60 V + 28 V = 88 V, da der Übertrager T1 abmagnetisiert. Die Dioden D7 und D17 der Ansteuerverstärker begrenzen diese Ansteuer- spannung auf max. 12 V an den Gates von Q2 und Q3. Die Dioden D1, D2 und D3 sperren nun, die Freilaufdioden D5, D6 und D4 beginnen zu leiten und der Strom fließt weiterhin durch Ll und lädt die Ausgangselkos C2, C3 und C4. Q2 und Q3 beginnen nun auch zu leiten und senken die Restspannung an den Frei- laufdioden D5 und D6 ab. Wenn der Übertrager T1 abmagneti- siert ist, geht die Spannung an T1SEK3 minus auf 0 V zurück.

Dadurch, daß C5 auf-28 V geladen ist, liegt an"Sync- Control"eine Spannung von 28 V an, so daß Q2 und Q3 weiter- hin eingeschaltet bleiben, selbst wenn der Übertrager Tl et- was nachschwingt. Das bedeutet, daß die MOSFETs Q2 und Q3 im- mer dann eingeschaltet sind, wenn Q1 ausgeschaltet ist. Die Widerstände R4, R3 und R10 sind in ihrem Wert relativ hoch, so daß sie C5 während einer Taktperiode nicht nennenswert entladen.

In Figur 3 sieht man auch die analoge Regelung der Synchron- transistoren. Der Operationsverstärker U2 vergleicht die 5 V- Ausgangsspannung mit einer oberen Toleranzschwelle von z. B.

5,20 V. Wird diese Grenze überschritten, senkt U2 über D14 die Ansteuerspannung von Q2 ab, so daß der Widerstand von Q2 während der Leitendphase ansteigt. Daher sinkt die Ausgangs- spannung am 5 V-Ausgang leicht ab. Bei gemischter Regelung wird als Ausgleich dann der Pulsbreitenmodulator das Tastver- hältnis leicht anheben, so daß der 12 V-Ausgang leicht ange- hoben wird. Das ist deshalb hilfreich, weil bei gemischter Regelung, niedriger Last auf 5 V und hoher Last auf 12 V die 5 V-Spannung ansteigt, während die 12 V-Spannung absinkt. Der hier beschriebene Regelvorgang wirkt diesem unerwünschten Verhalten direkt entgegen. Daß sowohl der 5 V-Ausgang als auch der 12 V-Ausgang gleichzeitig über die oberen Toleranz- grenzen ansteigen kommt bei gemischter Regelung normalerweise nicht vor. Dasselbe gilt für die folgenden Operationsverstär- ker.

Der Operationsverstärker U1 vergleicht die 12 V-Ausgangs- spannung mit einer oberen Toleranzschwelle von z. B. 12,50 V.

Wird diese Grenze überschritten, senkt U1 über D8 die Ansteu- erspannung von Q3 ab, so daß der Widerstand von Q3 während der Leitendphase ansteigt. Daher sinkt die Ausgangsspannung am 12 V-Ausgang leicht ab. Bei gemischter Regelung wird als Ausgleich dann der Pulsbreitenmodulator das Tastverhältnis leicht anheben, so daß der 5 V-Ausgang leicht angehoben wird.

Der Operationsverstärker U3 vergleicht die 12 V-Ausgangs- spannung mit einer unteren Toleranzschwelle von z. B. 11,50 V.

Wird diese Grenze unterschritten, senkt U3 über D19 die An- steuerspannung von Q2 ab, so daß der Widerstand von Q2 wäh- rend der Leitendphase ansteigt. Daher sinkt die Ausgangsspan- nung am 5 V-Ausgang leicht ab, in der Folge wird über die Pulsbreitenmodulation an Ql das Tastverhältnis angehoben, wo- durch auch 12 V leicht angehoben wird.

Der Operationsverstärker U4 vergleicht die 5 V-Ausgangs- spannung mit einer unteren Toleranzschwelle von z. B. 4,90 V.

Wird diese Grenze unterschritten, senkt U4 über D9 die An-

steuerspannung von Q3 ab, so daß der Widerstand von Q3 wäh- rend der Leitendphase ansteigt. Daher sinkt die Ausgangsspan- nung am 12 V-Ausgang leicht ab, in der Folge wird über die Pulsbreitenmodulation an Q1 das Tastverhältnis angehoben, wo- durch auch 5 V leicht angehoben wird.

Figur 4 zeigt eine weitere vorteilhafte Ausgestaltung der Analogsteuerung. Das Signal der Operationsverstärker wird über die Transistoren Q8 bzw. Q9 entkoppelt und beeinflußt über D8 bzw. D9 die Einschaltsteuerspannung des jeweiligen Synchron-MOSFETs. Dadurch kann mehr Strom von R3 bzw. R10 ab- geleitet werden. Der Übersichtlichkeit halber sind nur zwei Operationsverstärker gezeigt, natürlich ist diese Schaltung auch auf vier Operationsverstärker wie in Figur 3 anwendbar.

Bezugszeichenliste 1 Übertrager 2 Schalteinheit 3 Regelglied 4 Gleichrichtersteuerung 5 Analogregler 6 Gleichrichter 7 Signal Rx Widerstände Cx Kondensatoren Dx Dioden L1A, L1B, L1C Drosseln Qx Transistoren Ux Operationsverstärker T1PRIM Primärwicklung T1SEK1, T1SEK2, T1SEK3 Sekundärwicklungen URef Referenzspannung