Die Erfindung betrifft einen TDI-Zeilensensor und ein Verfahren zum Betreiben eines TDI- Zeilensensors.

Insbesondere im Bereich der hochauflösenden Satellitenfernerkundung stellen TDI-CCD- Sensoren die derzeit beste Technologie dar, um den Anforderungen der geringen Bodenauflösung, der hohen Scangeschwindigkeit und dem hohen Signal-zu-Rausch- Verhalten gerecht zu werden. Ein wichtiger Aspekt stellt dabei die Time-Delay-Integration (TDI) dar, d.h. das synchrone Weiterschieben der Ladungen innerhalb der CCD, um die Bewegung des Satelliten zu kompensieren. Bisher wurden TDI-CCD-Sensoren in NMOS- Technologie umgesetzt, wobei neuartige Ansätze in CMOS-Technologie neue Möglichkeiten in der Integrationsdichte und der Funktionalität des Sensors erlauben. Der Sensor wird dabei durch CCD-Ansteuerungssignale angesteuert. Zu den CCD- Ansteuerungssignalen gehören unter anderem: Schiebetakte für den TDI- Ladungstransport sowie Takte für die CCD-Auslesung (Reset, Transfer-Gate, Summing- Well). Diese Signale werden in einer digitalen Einheit, welche mit einer Systemperiode läuft, erzeugt. Die CCD-Ansteuerungssignale weisen dabei eine Periodizität auf, wodurch kontinuierliche Zeilen aufgenommen werden können. Die Periodenlänge liegt dabei üblicherweise im ps-Bereich, wohingegen die System periode, abgeleitet aus der Taktfrequenz des Systems (Systemfrequenz), im 10 ns-Bereich liegt. Die Periode der CCD-Ansteuerungssignale ist dabei ein Vielfaches der Systemperiode. Die synchrone Bewegung wird dabei durch Anpassung der Periode der CCD-Ansteuerungssignale gewährleistet. Verändert sich die Relativgeschwindigkeit, beispielsweise weil der Satellit seine Umlaufbahn wechselt, so wird das Ansteuerungssignal nachgeführt, d.h. seine Periode verändert. Die Flanke bzw. Flankensteilheit wird dabei durch eine elektrische Schaltung (z.B. ein RC-Filter) starr definiert.

Der Erfindung liegt das technische Problem zugrunde, einen verbesserten TDI- Zeilensensor zu schaffen sowie ein entsprechendes Verfahren zum Betreiben eines TDI- Zeilensensors zur Verfügung zu stellen.

Die Lösung des technischen Problems ergibt sich durch einen TDI-Zeilensensor mit den Merkmalen des Anspruchs 1 sowie ein Verfahren mit den Merkmalen des Anspruchs 7. Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Hierzu weist der TDI-Zeilensensor n TDI-Zeilen, mindestens eine Ausleseelektronik und eine Schaltungsanordnung zur Erzeugung von CCD-Ansteuerungssignalen für die TDI- Zeilen auf, wobei die Periode der CCD-Ansteuerungssignale ganzzahlige Vielfache der Systemperiode sind. Dabei werden alle TDI-Zeilen zeitgleich mit dem gleichen CCD- Ansteuerungssignal angesteuert. Der TDI-Zeilensensor ist derart ausgebildet, dass anhand der Relativgeschwindigkeit zu einem zu beobachteten Objekt eine optimale Periode der CCD-Ansteuerungssignale berechnet wird, wobei die optimale Periode kein ganzzahliges Vielfaches der Systemperiode ist, wobei die Periode der CCD- Ansteuerungssignale als ganzzahlige Vielfache der Systemperiode während der Integration über alle n TDI-Zeilen derart verändert wird, sodass das arithmetische Mittel der Periode der CCD-Ansteuerungssignale über die n Integrationsschritte der optimalen Periode entspricht, wobei die Veränderung der Periode der CCD-Ansteuerungssignale über die n Integrationsschritte auf eine Systemperiode begrenzt ist. Hierdurch wird die erreichbare Bildqualität insbesondere bei vielen TDI-Zeilen und bei kleinen Perioden signifikant verbessert.

In einer Ausführungsform ist der TDI-Zeilensensor derart ausgebildet, ein Periodenmuster überx Integrationsschritte zu berechnen, wobei der arithmetische Mittelwert über die x Integrationsschritte der optimalen Periode entspricht, wobei das Periodenmuster über die n Integrationsschritte wiederholt angewendet wird. Dabei gilt x ≤ n. Ergibt beispielsweise die Berechnung der optimalen Periode, dass diese 1.000,25 Taktlängen der Systemperiode sein müsste, so wird beispielsweise dreimal ein CCD- Ansteuerungssignal mit 1.000 Taktlängen der Systemperiode und anschließend ein CCD- Ansteuerungssignal mit 1.001 Taktlängen der Systemperiode erzeugt. X ist in diesem Fall 4. Dieses Muster wird dann wiederholt. Bei 256 TDI-Zeilen entsprechend 64 mal.

In einerweiteren Ausführungsform ist die Schaltungsanordnung derart ausgebildet, zusätzlich eine Flankensteilheit der CCD-Ansteuerungssignale zu verändern, wobei bei zunehmender Periode die Flankensteilheit reduziert wird. Hierdurch wird die Bildqualität weiter verbessert, da kontrastreichere Teilbilder erzeugt werden. Dabei kann die Anpassung der Flankensteilheit auch bei TDI-Sensoren aus dem Stand der Technik zur Anwendung kommen, bei denen die Periode der CCD- Ansteuerungssignale über die n Integrationsschritte konstant ist, sich aber die jeweilige Periode in Abhängigkeit der Relativgeschwindigkeit ändert.

In einer Ausführungsform ist die Schaltungsanordnung derart ausgebildet, lineare Flanken (Rampen) zu erzeugen, was weitere Vorteile im Vergleich zu den exponentiellen Flanken (aufgrund der RC-Glieder) aus dem Stand der Technik hat, insbesondere was die Nachführung der Flankensteilheit betrifft.

In einer Ausführungsform ist die Schaltungsanordnung als FPGA oder ASIC ausgebildet, sodass die Nachführung sehr schnell ist. Die Berechnung der CCD-Ansteuerungssignale erfolgt also in reiner Hardware ohne Mikroprozessor.

In einerweiteren Ausführungsform ist am Ausgang der Schaltungsanordnung ein Digital- Analog-Wandler angeordnet. Dabei kann der Digital-Analog-Wandler als separates Bauteil ausgebildet sein oder aber im FPGA bzw. ASIC integriert sein.

Die Erfindung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels näher erläutert. Die Figuren zeigen:

Fig. 1 ein stark vereinfachtes Blockschaltbild eines TDI-Zeilensensors,

Fig. 2a einen Verlauf eines Ansteuerungssignals für eine erste Relativgeschwindigkeit (Stand der Technik),

Fig. 2b einen Verlauf eines Ansteuerungssignals für eine zweite Relativgeschwindigkeit (Stand der Technik),

Fig. 3a einen Verlauf eines erfindungsgemäßen Ansteuerungssignals für eine erste Relativgeschwindigkeit,

Fig. 3b einen Verlauf eines erfindungsgemäßen Ansteuerungssignals für eine zweite Relativgeschwindigkeit, Fig. 4 eine Detaildarstellung eines Teils eines Ansteuerungssignals,

Fig. 5 eine Detaildarstellung eines Teils eines Ansteuerungssignals bei einer geänderten Relativgeschwindigkeit und

Fig. 6 eine schematische Darstellung einer Schaltungsanordnung zur Erzeugung der Ansteuerungssignale.

In der Fig. 1 ist stark vereinfacht ein Blockschaltbild eines TDI-Zeilensensors 1 dargestellt, der n TDI-Zeilen 2.1-2.n, mindestens eine Ausleseelektronik 3 und eine Schaltungsanordnung 4 zur Erzeugung von CCD-Ansteuerungssignalen T _L (nachfolgend nur noch kurz Ansteuerungssignale) für die n TDI-Zeilen 2.1-2.n aufweist, wobei die Schaltungsanordnung 4 mit einer Systemfrequenz fs bzw. Systemperiode Ts betrieben wird und eine Relativgeschwindigkeit V als Eingangsgröße erhält.

Bevor die Erfindung näher erläutert werden soll, soll zunächst der Stand der Technik anhand der Fig. 2a und 2b kurz erläutert werden. Dabei ist in Fig. 2a ein Ansteuerungssignal für eine erste Relativgeschwindigkeit dargestellt, wobei die auf derx- Achse aufgetragenen Steps Taktlängen der Systemperiode Ts darstellen. Dabei steigen und fallen die Flanken des Ansteuerungssignal exponentiell (aufgrund der RC-Filter). In der Fig. 2b ist das Ansteuerungssignal für eine zweite Relativgeschwindigkeit dargestellt, die kleiner als die erste Relativgeschwindigkeit ist, sodass die Periode des Ansteuerungssignal länger ist, wobei jedoch die Steilheit der Flanken gleichbleibt.

In der Fig. 3a und 3b sind die Ansteuerungssignale in einer erfindungsgemäßen Ausführungsform dargestellt, wobei einerseits die Flanken linear steigen und fallen und andererseits die Flanken bei längeren Perioden der Ansteuerungssignale weniger steil ansteigen bzw. fallen.

Dabei soll ein in der Schaltungsanordnung implementierter Algorithmus die Kurvenform in Abhängigkeit der Periode T des Ansteuerungssignals selbst erzeugen, was nun anhand der Fig. 4 und 5 erläutert wird. Bei einer Veränderung der Periode von T zu T1 sollen sich Ox und Ex entsprechend anpassen. Die Periode T gibt die Länge in Takten der Systemperiode Ts wieder. Diese Periode T muss nicht ganzzahlig sein. Eine Festkommadarstellung ist erlaubt, was ein digitales Jitter erzeugt, welches im Kontext der De-Synchronisation die Leistungsfähigkeit des Systems stark verbessert, was später noch näher erläutert wird. Oy ist das Start-Level in Digital Number (DN). Gy ist die Änderung des Levels über die Rampenlaufzeit in DN. Ox gibt den Startpunkt der Rampe über die Periode wieder. Da sich die Periode ändern kann, muss hier ein relatives Maß definiert sein. Ox soll dabei eine Festkommadarstellung besitzen mit Werten in [0,1] Der Startzeitpunkt ist dann das Produkt aus der Periode und diesem Wert. Ex definiert den Endzeitpunkt der Rampe. Ebenso wie Ox ist dieser Wert relativ zu der Periode definiert, d.h. der Wert muss aus [0,1] sein. Dabei gilt Ox.

Die Zeitachse ist dabei in diskreten Einheiten, den Takten, der Systemperiode Ts eingeteilt. Hier wird nur der Fall einer steigenden Rampe diskutiert, die nachfolgende fallende Flanke wird durch den gleichen Algorithmus, aber mit angepassten Parametern abgedeckt.

Der Algorithmus zeichnet sich durch eine besonders gute Implementierbarkeit in Hardware-Strukturen, wie z.B. FPGA oder ASIC aus. Der grundsätzliche Aufbau ist in Fig. 6 dargestellt. Pro Takteinheit muss hier ein neuer Ausgabewert, der Rampenwert berechnet werden. Aufgrund der hohen Geschwindigkeit und der Umsetzung in Hardware wird in diesem Algorithmus auf die Benutzung von echten Multiplikationen verzichtet. Diese würden viel Platz, d.h. Fläche im FPGA oder ASIC, benötigen, als auch die Geschwindigkeit reduzieren. Multiplikation und ganzzahlige Division mit 2-Potenzen sind erlaubt, da diese in Hardware aufgrund der Binärdarstellung keine Operationen darstellen, d.h. gänzlich ohne zusätzlichen Aufwand implementiert werden können.

Periode T, Level Oy, Level-Änderung Gy, Oy und Ex stellen die fünf Initialisierungswerte dar.

Aus dieses 5 Werten werden folgende digitale Integer-Hardwarerepräsentationen abgeleitet. Dabei müssen zwei Basen definiert sein: Period_Basis und Point_Basis. Diese definieren die Genauigkeit der Darstellung der Rampe. Im Gegensatz zu den Initialisierungsparametern, welche zur Laufzeit geändert werden können, sind die Basen zur Laufzeit nicht veränderbar. Diese sind durch die Hardware fest definiert. Die Berechnung dieser Werte beinhaltet auch Multiplikationen bzw. Division, was jedoch akzeptabel ist, da diese Werte nur für die Konfiguration berechnet werden müssen. Die Berechnung selber kann auf einen Prozessor durchgeführt werden, welcher der CCD Ansteuerung vorgelagert ist.

Period_N = Period * 2 ^Λ Period_Basis StartPoint_N = 2 ^Λ Point_Basis /Ox StopPoint_N = 2 ^Λ Point_Basis /StopPoint Level_N = 2 ^Λ Point_Basis * Gy/(Ex-Ox)

Zusätzlich werden folgende Variablen benötigt:

Der Ausgabewert Level wird nun durch folgenden Algorithmus pro Takt berechnet

ErrorPeriod += 2**Period_Basis ErrorStart += StartPoint_N*2**Period_Basis ErrorStop += StopPoint_N*2**Period_Basis ErrorLevel += Level_N*2**Point_Basis if state == 0: level = Oy if ErrorStart > Period_N*2**Point_Basis: ErrorLevel = 0 state = 1 if state == 0 or state == 1 : if ErrorStop > Period_N*2**Point_Basis: state = 2 ErrorStop = 0 if state == 1 : if ErrorLevel > Period_N*2**Period_Basis:

ErrorLevel -= Period_N*2**Period_Basis level += 1 if state == 2: level = Oy+Gy if ErrorPeriod > Period_N:

ErrorPeriod -= Period_N state = 0 ErrorStart = 0 ErrorStop = 0 ErrorLevel = 0 level = Oy

Der Algorithmus funktioniert nur, wenn die Rampe nicht steiler als 45° ist, d.h. Ex-Ox > Gy ist. Wenn dies durch die Applikation nicht erfüllt werden kann, kann man die Rampe auch durch eine zusätzliche Skalierung S dazu bringen, dass die obige Ungleichung immer erfüllt ist: Gy -> Gy/S.

Der Algorithmus lässt sich auch für die reine Erzeugung digitaler Level, d.h. 0, 1 benutzen. Dann ist Gy nur 1, und die Rampe wechselt schlagartig von 0 nach 1 bzw. umgekehrt.

In der Fig. 6 ist die Schaltungsanordnung 4 dargestellt, wobei die Schaltungsanordnung 4 einen Baustein 5 zur Umsetzung des Algorithmus und einen Digital-Analog-Wandler 6 aufweist, an dessen Ausgang die Ansteuerungssignale T _L für die TDI-Zeilen 2.1-2.n (siehe Fig. 1) anliegen. Dabei werden die Variablen und Registerwerte V/R vom Ausgang des Bausteins 5 zum Eingang zurückgekoppelt. Als weitere Eingangswerte erhält der Baustein die fünf Initialwerte sowie die Systemfrequenz fs (System-Clock mit Systemperiode Ts) sowie gegebenenfalls ein Reset-Signal. Abschließend soll die Auswirkung des digitalen Jitters bei der Periode bzw. dem Ansteuerungstakt erläutert werden.

Im Falle einer gleichförmigen Verschmierung ist die Degradierungs-MTF definiert durch:

MTF(k) = sincfnkAx )

Mit Ax den Versatz der Aufnahme. Wenn Dc = 0 findet keine Desynchronisation statt und die MTF ist frequenzunabhängig gleich 1. Im Falle das Ax = g mit g der Ground Sampling Distance ist, ergibt sich bei der Nyquist-Frequenz vo

MTF(/c _n ) = sinc(nk _n g )

Diese ist die bekannte Degradierung bei nicht-TDI Sensoren im Fernerkundungsbereich.

Im Falle einer Fokalebene ist die Integrationszeit durch die interne Taktgenerierung in der Auflösung beschränkt. Es werden Takte in der Größenordnung von 10ns bis 40ns erwartet. Damit ist die Genauigkeit der CCD-Ansteuerungssignale dadurch beschränkt.

Allgemein gilt für den Fall von einer gleichförmigen Geschwindigkeitsabweichung bei TDI- Sensoren:

MTF(k) = sinc(nk(v — v _D )T )

Mit T der echten Integrationszeit, d.h. die Anzahl der TDI-Stufen multipliziert mit der „echten“ Zeilenperiode T _L , sowie der Objektgeschwindigkeit v und der TDI Geschwindigkeit v _D . Die Zeilenperiode entspricht dabei der im Vorhinein diskutieren Periode der Ansteuerungssignale.

MTF(k) = sinc(nk(y — v _D )N T _L ) Die Geschwindigkeiten kann man jetzt ausdrücken durch die Zeilenperiode (alles in der Detektorebene):

Mit p dem Pixel Pitch und T _D der einstellbaren Zeilenperiode. Aufgrund der Einschränkung der Genauigkeit der Zeilenperiode, wird sich die Differenz in den meisten Fälle nicht aufheben. Die „echte“ Zeilenperiode T _L kann durch die Zeilenperiode und einen Korrekturterm ausgedrückt werden:

T _L = T _D - e

Wobei e im Bereich der Taktperiode der FPA liegt. Mit dieser Änderung ergibt sich:

Damit die Desynchronisation nicht signifikant wirkt, sollte der Sinc-Term nicht größer als 0.1 (TBC) sein. Damit ergibt sich für e\

Bei N=256, der maximalen TDI Stufen, wäre die Grenze bei 2,5E-4. Zusammen mit der maximalen Zeilenfrequenz von z.B. 150kHz, d.h. eine Zeilenperiode von 6.6ps, ergibt das eine Genauigkeit von kleiner 1.6ns. Das ist technisch im FPGA nicht machbar.

Deshalb wird ein Verfahren vorgeschlagen, in welchem die Zeilenperiode T _D nicht fest ist. Vielmehr variiert man von Takt zu Takt die Periode, damit der Gesamtfehler e immer kleiner als eine Systemperiode bleibt. In einem vereinfachten Modell kann man annehmen, dass der Versatz Ax sich aus vielen, nicht unbedingt identischen, Versätzen der einzelnen Takte zusammensetzte. Damit ergibt sich:

Die Verteilung der ^erfolgt nun so, dass diese im Mittel über die N TDI Stufen eine möglichst geringe Abweichung zur geforderten Zeilenperiode haben. Trotzdem bleibt ein Restfehler Damit ergibt sich für die MTF:

Da e klein gegenüber ^ ist, kann man das Ergebnis annähern durch:

Wie oben bereits beschrieben liegt der Restfehler von Damit ergibt sich:

Damit die Desynchronisation nicht signifikant wirkt, sollte der sinc-Term nicht größer als 0.1 sein. Damit ergibt sich für e:

Unabhängig von der TDI Stufe ergibt sich bei einer maximalen Zeilenfrequenz von 150kHz, d.h. eine Zeilenperiode von 6.6ps eine Genauigkeit von besser 420ns. Diese ist technologisch ohne Probleme realisierbar. Mit einer akzeptablen MTF-Degradierung von 1 %, würde dieser Wert auf 42ns fallen, was aber immer noch im FPGA realisiert werden kann.

Die Auflösung der Zeilenperiode wird mit diesem Ansatz nicht mehr in Vielfachen der Systemperiode Ts angegeben, sondern durch die Systemperiode Ts dividiert durch die TDI Stufen. Dadurch wird erreicht, dass < T _L > mit der gewünschten Genauigkeit eingestellt werden kann.

Beispiel

TDI Stufen=256 bei 100MHz (10ns). Damit ist die mittlere Zeilenperiode mit einer Genauigkeit von 39ps einstellbar. Die Integrationszeit hat damit wie erwartet einen Fehler von 10ns bei TDI-256.

Wenn bei diesem System jetzt weniger TDI Stufen eingestellt werden, bleibt der Restfehler jedoch bei 10ns. Er lässt sich nicht weiter reduzieren, weil es die kleinste physikalische Auflösung ist. Man kann zwar eine bessere Genauigkeit einstellen, die Mittelung läuft jedoch nur über die Anzahl der TDI Stufen, so dass dies kein Mehrgewinn an Genauigkeit ergeben würde.

Im schlimmsten Fall, TDI=1, würde die höhere Genauigkeit komplett verloren gehen. Der Restfehler über die Integrationszeit wäre wieder 10ns.