Title:
命令をフェッチ及び復号するオペレーションキャッシュ及び命令キャッシュに対する低レイテンシ同期
Document Type and Number:
Japanese Patent JP2021527887
Kind Code:
A
Abstract:
本明細書で説明される技術は、オペレーションキャッシュから復号されたオペレーションをフェッチすることと、復号ユニットを使用して命令をフェッチ及び復号することとの間で切り替える際の低レイテンシを、オペレーションキャッシュを有する命令フェッチ及び復号ユニットにもたらす。この低レイテンシは、ワークが反対のパスからの出力を待機する必要があることに起因して停止されるまで、そのワークがオペレーションキャッシュパス及び命令キャッシュパスの両方を通じてフローすることを可能にする同期機構を通じて達成される。オペレーションキャッシュパス及び命令キャッシュパス内の分離バッファの存在は、ワークが進行するよう消去されるまで、そのワークが保持されることを可能にする。単一のサイクルにおいて複数のヒットの検出を可能にする特別に構成されたオペレーションキャッシュタグアレイなどの他の改善は、例えば、エントリが予測されたアドレスブロックを記憶した予測キューから消費される速度を改善することによって、レイテンシをも改善する。【選択図】図３
Inventors:
Marius Evers
Dana Raj Baprao Tabare
Ashok Tilpathy Ben Katacher
Arnacharam Anna Marai
Donald A. Prior
Douglas Earl Williams
Dana Raj Baprao Tabare
Ashok Tilpathy Ben Katacher
Arnacharam Anna Marai
Donald A. Prior
Douglas Earl Williams
Application Number:
JP2020570478A
Publication Date:
October 14, 2021
Filing Date:
May 15, 2019
Export Citation:
Assignee:
ADVANCED MICRO DEVICES INCORPORATED
International Classes:
G06F9/30; G06F12/0875
Foreign References:
| US20060053245A1 | 2006-03-09 | |||
| US20150347308A1 | 2015-12-03 | |||
| US8433850B2 | 2013-04-30 |
Attorney, Agent or Firm:
Yuji Hayakawa
Ryota Sano
Keisuke Murasame
Ryota Sano
Keisuke Murasame