表示制御回路及び表示システム

Japanese Patent JPWO2006112229

A1

表示装置１２の表示を制御する表示制御回路１１において、ＤＭＡコントローラ１４によってメモリ１３に記憶されているデータがＦＩＦＯ回路１１１に入力され、ＦＩＦＯ回路１１１は入力されるクロックＰＣＬＫの立ち上がりエッジで格納しているデータを表示装置１２へ送出する。クロックマスク回路１１２はＦＩＦＯ回路１１１がアンダーフローでない期間は入力されるクロックＰＣＬＫを表示用クロックＰＣＬＫ’として表示装置１２へ送出する。一方、クロックマスク回路１１２はＦＩＦＯ回路１１１がアンダーフローの期間は入力されるクロックＰＣＬＫにマスクをかけ、ハイレベルに固定した表示用クロックＰＣＬＫ’を表示装置１２へ送出する。これによって、ＦＩＦＯ回路１１１にアンダーフローが発生しても表示データの表示位置のずれが発生しなくなる。

JP2002297113	SIGNAL PROCESSING METHOD, SIGNAL SOURCE DEVICE, DISPLAY DEVICE, AND DISPLAY SYSTEM
JP2019047296	DISPLAY DEVICE, DISPLAY METHOD, CONTROL PROGRAM, AND ELECTRONIC MIRROR SYSTEM
JP2009267967	IMAGE PROCESSING DEVICE, METHOD FOR PROCESSING IMAGE, PROGRAM FOR PROCESSING IMAGE, AND STORAGE MEDIUM

Mika Nakamura
Hiroki Taoka

JP2007521147A

December 04, 2008

March 16, 2006

Click for automatic bibliography generation  

Matsushita Electric Industrial Co., Ltd

G09G5/00; G09G5/18

Shiro Nakajima
Shuji Matsumura
Kobayashi Kunito

Previous Patent: METHOD OF HANGING OPENING/CLOSING BODY

Next Patent: FOLDED-PLATE ROOF MATERIAL