Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
FET特性測定システム
Document Type and Number:
Japanese Patent JPWO2006118244
Kind Code:
A1
Abstract:
(SOI)MOSFET、歪みシリコンMOSFET、High−k(高誘電率)ゲート絶縁膜を使用したMOSFET等の先進のFETのIV特性をより高精度に測定する。設定電圧(V_set)に基づく電圧を有したパルスジェネレータ(3)の出力パルスをFET(1)のゲートに印加し、それに伴ってFET(1)に流れるドレイン電流を測定するFET特性測定システムである。パルスジェネレータ(3)から出力されるパルスを、FET(1)のゲートに印加する第1のパルスと電圧測定用の第2のパルスとに分割するデバイダ(2)と、第2のパルスの電圧(V_meas)を測定する電圧測定手段(9)と、第2のパルスの電圧(V_meas)に基づいて、FET(1)に所望のゲート印加電圧(V_dut)のパルスを印加するためのパルスジェネレータ(3)の目標設定電圧を決定し、第1のパルスの電圧が所望のゲート印加電圧(V_dut)となるように設定電圧(V_set)を目標設定電圧に調整する設定電圧調整手段(11)と、を備える。

Inventors:
Koji Okawa
Application Number:
JP2007514831A
Publication Date:
December 18, 2008
Filing Date:
April 28, 2006
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
AGILENT TECHNOLOGIES, INC.
International Classes:
G01R31/26
Domestic Patent References:
JPH09274064A1997-10-21
JPS6394170A1988-04-25
JP2000227455A2000-08-15
Attorney, Agent or Firm:
Kimihisa Kato