Title:
関数デバイス
Document Type and Number:
Japanese Patent JPWO2005004032
Kind Code:
A1
Abstract:
ファジィ機能の実現は、ＡＤ変換器、ＤＡ変換器、マイクロプロセッサのソフトウエアの協同でなされ、ソフトハード両面の開発を要する。ソフトウエアを介するため、動作速度も制限される。所望のファジィ機能をしきい値付きの増幅器で実現する。左側の６個のトランジスタＭ１１−１６は、インバータとして利用される総和増幅器の本体に対応し、右側の１０個のトランジスタＭ１−１０は、総和増幅器の本体に相当する（図８）。
Inventors:
Bershawski Victor
Malakowski Biacheslav
Levin Ilya
Club Chenko Natalie
Malakowski Biacheslav
Levin Ilya
Club Chenko Natalie
Application Number:
JP2005511364A
Publication Date:
September 20, 2007
Filing Date:
July 02, 2004
Export Citation:
Assignee:
Limited logic advanced logic projects
International Classes:
G06G7/12; G06G7/26; G06G7/28; G06N7/02; G06N7/04
Attorney, Agent or Firm:
Sakaki Morishita
Previous Patent: OPTICAL CABLE
Next Patent: DEVELOPER REPLENISHING METHOD, IMAGE FORMING METHOD, DEVELOPER, AND IMAGE FORMING DEVICE
Next Patent: DEVELOPER REPLENISHING METHOD, IMAGE FORMING METHOD, DEVELOPER, AND IMAGE FORMING DEVICE