Title:
多端子ニューロモーフィック・デバイス
Document Type and Number:
Japanese Patent JP2023550689
Kind Code:
A
Abstract:
ニューロモーフィック記憶素子がメモリスタを備え、複数のニューロモーフィック記憶素子およびそれらを動作させるため方法が提供され得る。メモリスタは、入力信号端子、出力信号端子、および制御信号端子、ならびに相変化材料を含むメモリスティブ・アクティブ・チャネルを備える。メモリスティブ・アクティブ・チャネルは、入力信号端子と出力信号端子との間を長手方向に延び、制御信号端子における制御信号電圧は、ニューロモーフィック記憶素子の揮発性生物学的神経プロセスを表すように構成され、入力信号端子と出力信号端子との間のバイアス電圧は、ニューロモーフィック記憶素子の不揮発性生物学的神経プロセスを表すように構成される。
More Like This:
| JPH03129490 | DATA PROCESSOR |
| WO/2024/057114 | FUNCTION-BASED ACTIVATION OF MEMORY TIERS |
| WO/2022/245382 | SPLIT ARRAY ARCHITECTURE FOR ANALOG NEURAL MEMORY IN A DEEP LEARNING ARTIFICIAL NEURAL NETWORK |
Inventors:
Side, Ghazi Sarwat
Sebastian, Abu
Moraitis, Timoleon
Kelsting, Benedict
Sebastian, Abu
Moraitis, Timoleon
Kelsting, Benedict
Application Number:
JP2023524924A
Publication Date:
December 05, 2023
Filing Date:
October 26, 2021
Export Citation:
Assignee:
INTERNATIONAL BUSINESS MACHINES CORPORATION
International Classes:
G11C11/54; G06G7/60; G06N3/065; H10B63/10; H10N70/00
Attorney, Agent or Firm:
Tadashi Taneichi
Tadahiko Kataoka
Tadahiko Kataoka