Title:
半導体装置
Document Type and Number:
Japanese Patent JP7161583
Kind Code:
B1
Abstract:
【課題】 誤動作等を抑制し安全な動作を行うことができる半導体記憶装置および動作方法を提供する。【解決手段】 本発明のフラッシュメモリは、ＣＰＵがＲＯＭから読み出したコードに基づき動作を制御するものであって、ＣＰＵ２００は、ＲＯＭ２１０から読み出したコードの誤りをＣＲＣを用いて検出するステップと（Ｓ１２０）、コードの誤りが検出されたとき、セーフモードに移行するか否かを判定するステップと（Ｓ１６０）、セーフモードに移行すると判定した場合、コードの誤りを検出し検出した誤りを訂正するステップ（Ｓ１７０）とを有する。【選択図】 図４
Inventors:
Mantra Seno
Katsutoshi Mizuto
Katsutoshi Mizuto
Application Number:
JP2021107309A
Publication Date:
October 26, 2022
Filing Date:
June 29, 2021
Export Citation:
Assignee:
Winbond Electronics Corporation
International Classes:
G06F11/10; G06F11/07; G06F11/14; G11C29/44
Domestic Patent References:
| JP2008198202A | 2008-08-28 | |||
| JP2008293555A | 2008-12-04 |
Foreign References:
| US20090193315 | 2009-07-30 | |||
| US20070081377 | 2007-04-12 |
Attorney, Agent or Firm:
Kyozo Katayose