Schaltungssysteme weisen häufig Signale auf die mit mehreren Schaltungseinheiten verbunden sind. Diese Signale sind stark kapazitiv belastet. Diese Problematik tritt insbesondere in Computer-Speichersystemen auf.

In heutigen DDR1 und DDR2 Computerspeichersystemen werden "unbuffered DIMMs" (DIMM ; DIMM = dual in-line memory modul) eingesetzt. In diesen Systemen ist speziell der Com- mand/Adreßbus sehr stark kapazitiv belastet. Auf einem DIMM sind bis zu 18 DRAM Bausteine angeordnet, die entweder direkt oder über eine Hybrid T-Topologie an eine Com- mand/Adreßbusleitung angeschlossen sind, die von einer Spei- cheransteuereinheit getrieben wird. Ein DDR2 Speichersystem weist ca. 27 CA-Signale (CA ; CA = command/address) auf. Durch die starke kapazitive Belastung verschlechtert sich die Sig- nalqualität auf der entsprechenden Signalleitung. Um trotzdem eine gute Signalqualität auf dem DIMM zu erreichen, ist ein bestimmtes Verhältnis an Signalleitungen zu Masseleitungen notwendig. Das Verhältnis von CA-Signalen zu Massesignalen auf einem DIMM ist normalerweise 2 : 1. Neben den CA-Signalen weist ein CA-Bus deshalb eine Vielzahl von Masse-Signalen auf. Dies erhöht die Leitungsanzahl eines CA-Bus auf übli- cherweise ca. 40 Signal-und Masseleitungen.

Fig. 4 zeigt ein Computer-Speichersystem gemäß dem Stand der Technik. Gezeigt ist eine Speicheransteuereinrichtung 402 in Form eines"Controllers"die eine Mehrzahl von Speicherbau- steinen 404 in Form von DRAMs ansteuert. Die Speicherbaustei-

ne 404 sind auf einem Speichermodul 412 in Form eines"unbuf- fered DIMM"angeordnet. Die Speicherbausteine 404 sind mit der Speichersteuerung 402 über einen Speicherbus verbunden.

Aus Gründen der Übersichtlichkeit ist in Fig. 4 lediglich ein einzelnes CA-Signal 420 des Speicherbus gezeigt.

Auf dem Speichermodul 412 weist das CA-Signal 420 eine T- Topologie auf. Die Speicherbausteine 404 sind über Kontakt- stellen 430 mit dem CA-Signal 420 verbunden. Offene Enden des CA-Signales 420 sind auf dem Speichermodul 412 mit Leitungs- abschlüssen 432 abgeschlossen.

Sowohl die Speichersteuerung 402 als auch das Speichermodul 412 sind üblicherweise auf einem Motherboard (nicht gezeigt) eines Computersystems angeordnet. Die Speichersteuerung 402 ist dabei üblicherweise Teil eines Chip-Satzes (nicht ge- zeigt). Das Speichermodul 412 weist üblicherweise bis zu 18 Speicherbausteine 404 auf, von denen aus Gründen der Über- sichtlichkeit nur vier gezeigt sind. Da alle Speicherbaustei- ne 404 von dem CA-Signal 420 angesteuert werden, ist das CA- Signal 420 erheblich kapazitiv belastet. Dadurch ist die Sig- nalintegrität des CA-Signales 420 ein großes Problem, da die auf dem CA-Signal 420 mögliche Datenrate negativ beeinflusst wird.

Fig. 5 zeigt eine Möglichkeit zur Verbesserung der Signalin- tegrität in einer Speichereinrichtung gemäß dem Stand der Technik. Dadurch kann die Datenrate in der Speichereinrich- tung erhöht werden. Entsprechend zu Fig. 4 weist das Spei- chersystem in Fig. 5 eine Speichersteuerung 502 und eine Mehrzahl von Speicherbausteinen 504,506 auf, die auf einem Speichermodul 512 angeordnet sind. In diesem Ausführungsbei- spiel sind die Speicherbausteine 504,506 in erste Speicher- bausteine 504 sowie zweite Speicherbausteine 506 unterteilt.

Zur Ansteuerung der ersten und zweiten Speiccherbausteine 504,506 weist das vorliegende Ausführungsbeispiel zwei iden-

tische Kopien eines CA-Busses auf. Der Übersichtlichkeit hal- ber sind wiederum nur zwei einzelne CA-Signalleitungen 522, 524 der beiden CA-Busse gezeigt. Ein erstes CA-Signal wird von der Speichersteuerung 502 über eine erste CA- Signalleitung 522 zu den ersten Speicherbausteinen 504 ge- trieben. Ein zweites CA-Signal wird von der Speichersteuerung 502 über eine zweite CA-Signalleitung 524 zu den zweiten Speicherbausteinen 506 getrieben. Die Speicherbausteine 504, 506 sind über Kontaktstellen 530 mit der ersten und der zwei- ten CA-Signalleitung 522,524 verbunden. Freie Enden der CA- Signalleitungen 522,524 sind jeweils mit einem Leitung- sabschluß 532 versehen.

Die Signalintegrität der ersten und der zweiten CA- Signalleitung 522,524 ist in diesem Ausführungsbeispiel deutlich besser als in dem in Fig. 4 gezeigten Ausführungs- beispiel, da die kapazitive Last an den CA-Signalleitungen 522,524 halbiert ist. Dies ermöglicht eine höherer Übertra- gungsrate auf den CA-Signalleitungen 522,524.

Ein wesentlicher Nachteil dieses Ausführungsbeispieles liegt darin, daß sich die Anzahl der CA-Signalleitungen 522,524 gegenüber dem in Fig. 4 gezeigten Ausführungsbeispiel verdop- pelt. Dies bedeutet einen sehr starken Anstieg der Pinzahl eines Steckers (nicht gezeigt) der das Speichermodul 512 mit einem Motherboard (nicht gezeigt) verbindet. Dies erschwert zusätzlich eine Signalleitungsführung auf dem Motherboard.

Die Signalführung ist problematisch, da der zu Verfügung ste- hende Platz in dem die Signale geführt werden können be- schränkt ist und ein Übersprechen zwischen den Signalen ver- hindert werden muß. Dies wird dadurch erschwert, daß alle CA- Empfänger gleichzeitig in eine Richtung schalten, wodurch zu- sätzlich Potentialstörungen auf beispielsweise einer Refe- renzspannung hervorgerufen werden.

Die Verdoppelung der CA-Signale zieht insbesondere auch eine Verdoppelung der Massesignale nach sich, da das Verhältnis von Massesignalen zu CA-Signalen gleich bleibt.

Es ist die Aufgabe der vorliegenden Erfindung ein Schaltungs- system zu schaffen, das bei einer geringen Anzahl an Ansteu- ersignalen eine hohe Signalintegrität aufweist und-dadurch eine hohe Datenübertragungsrate ermöglicht.

Diese Aufgabe wird durch ein Schaltungssystem gemäß Anspruch 1 gelöst.

Die vorliegende Erfindung schafft ein Schaltungssystem mit folgenden Merkmalen : einer Einrichtung zum Ansteuern einer ersten und einer zwei- ten Schaltungseinheit mittels eines differentiellen Ansteuer- signals, wobei das differentielle Ansteuersignal ein erstes Ansteuersignal und ein zweites Ansteuersignal, das zu dem ersten Ansteuersignal invertiert ist, aufweist ; einer differentiellen Ansteuersignalleitung, die eine erste Signalleitung zum Führen des ersten Ansteuersignals und eine zweite Signalleitung zum Führen des zweiten Ansteuersignals aufweist ; und wobei die erste Schaltungseinheit über die erste Signallei- tung und die zweite Schaltungseinheit über die zweite Signal- leitung mit der Einrichtung zum Ansteuern verbunden ist.

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß sich die Eigenschaften eines differentiellen Signales vor- teilhaft in einem Schaltungssystem nutzen lassen, in dem meh- rere Schaltungseinheiten von demselben Signal gesteuert wer- den.

Gemäß der vorliegenden Erfindung stellt eine Einrichtung zum Ansteuern ein differentielles Ansteuersignal bereit dessen erste Ansteuersignalleitung zum Ansteuern einer ersten Schal- tungseinheit und dessen zweite Ansteuersignalleitung zur An- steuerung einer zweiten Schaltungseinheit verwendet wird. Ein Vorteil der differentiellen Ausführung der Ansteuersignale liegt darin, daß ein Stromrückführungspfad einer jeden der Ansteuersignalleitungen auf der zugehörigen komplementären Ansteuersignalleitung verläuft. Dadurch kann ein Signal-zu- Masseverhältnis deutlich reduziert werden. Bei einem idealen differentiellen Leitungspaar sind keine Masseleitungen nötig.

Ein weiterer Vorteil liegt in einer verbesserten Signalinteg- rität, da auf einer differentiellen Leitung eine Gefahr durch Übersprechen reduziert ist. Werden eine Vielzahl von Ansteu- erleitungen nebeneinander geführt, so muß bei der Leitungs- führung nur noch bei der Hälfte der Ansteuersignalleitungen Übersprechen berücksichtigt wird.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeich- nungen näher erläutert. Es zeigen : Fig. 1 ein Blockschaltbild eines Schaltungssystems gemäß der vorliegenden Erfindung ; Fig. 1A zeigt eine schematische Darstellung eines differen- tiellen Ansteuersignales ; Fig. 2 ein bevorzugtes Ausführungsbeispiel eines Speicher- systems gemäß der vorliegenden Erfindung ; Fig. 3 ein Schaltungssystem in Form eines Speichersystems gemäß einem weiteren bevorzugten Ausführungsbei- spiel der vorliegenden Erfindung ; Fig. 4 ein Speichersystem gemäß dem Stand der Technik ; und

Fig. 5 ein weiteres Ausführungsbeispiel eines Speichersys- tems gemäß dem Stand der Technik.

Fig. 1 zeigt ein Blockschaltbild eines Schaltungssystems ge- mäß der vorliegenden Erfindung. Das Schaltungssystem weist eine Einrichtung 102 zum Ansteuern einer ersten und einer zweiten Schaltungseinheit sowie eine erste Schaltungseinheit 104 und eine zweite Schaltungseinheit 106 auf. Die Einrich- tung 102 zum Ansteuern stellt auf einer differentiellen An- steuersignalleitung 120 ein differentielles Ansteuersignal bereit. Die differentielle Ansteuersignalleitung 120 weist eine erste Ansteuersignalleitung 122 und ein zweites Ansteu- ersignalleitung 124 auf. Die erste Ansteuersignalleitung 122 verbindet die Einrichtung 102 zum Ansteuern mit der ersten Schaltungseinheit 104 und die zweite Ansteuersignalleitung 124 verbindet die Einrichtung 102 zum Ansteuern mit der zwei- ten Schaltungseinheit 106.

In diesem Ausführungsbeispiel sind die Einrichtung 102 zum Ansteuern sowie die Schaltungseinheiten 104,106 integrierte Schaltungen, die auf einer Leiterplatte (nicht gezeigt) ange- ordnet sind. Die erste Ansteuersignalleitung 122 und die zweite Ansteuersignalleitung 124 der differentiellen Ansteu- ersignalleitung 120 werden auf der Leiterplatte möglichst nah zusammen und parallel zueinander geführt um störendes Über- sprechen auf der Leiterplatte zu verhindern. Eine Aufgabelung 130 der Ansteuersignalleitungen 122,124 ist möglichst nah an den Schaltungseinheiten 104,106 angeordnet.

Fig. 1A zeigt einen Signalverlauf eines differentiellen An- steuersignals 120'auf einer differentiellen Ansteuersignal- leitung wie sie in Fig. 1 gezeigt ist. Das differentielle An- steuersignal 120 weist ein erstes Ansteuersignal 122'und ein zu dem ersten Ansteuersignal 122'invertiertes zweites Ansteuersignal 124'auf. Die Ansteuersignale 122', 124 wechseln zwischen einem oberen Spannungspotential VH und ei- ner unteren Spannungspotential VL. Befindet sich das erste

Ansteuersignal 122'auf dem Spannungspotential VH, so befin- det sich das komplementäre zweite Ansteuersignal 124'auf dem niedrigen Spannungspotential VL. Bei einem idealen differen- tiellen Signal sind die Spannungspotentiale VH und VL be- tragsmäßig gleich, weisen jedoch entgegengesetzte Vorzeichen auf. In diesem Fall benötigt das ideale differentielle Signal keinen Masseanschluß, da die jeweilige komplementäre Signal- leitung eine Rückführung des Signalstromes gewährleistet.

Bei einem nicht-idealen differentiellen Signal, d. h. bei ei- nem Signal, das gegenüber dem 0 V Pegel verschoben ist, ist eine Rückführung eines Signalstromes über eine zusätzliche Masseleitung (nicht gezeigt) erforderlich. Der rückzuführende Signalstrom ist jedoch erheblich niedriger als bei einer nicht-differentiellen Signalausführung. Dadurch verbessert sich in einem Bussystem das Verhältnis von Signalleitungen zu Masseleitungen zugunsten einer Reduzierung der Masseleitun- gen.

Fig. 2 zeigt ein weiteres bevorzugtes Ausführungsbeispiel ei- nes Speichersystems gemäß der vorliegenden Erfindung. Ent- sprechend zu dem in Fig. 1 gezeigten Ausführungsbeispiel weist das in Fig. 2 gezeigte Schaltungssystem eine Einrich- tung 202 zum Ansteuern einer ersten und einer zweiten Schal- tungseinheit sowie eine erste Schaltungseinheit 204 und eine zweite Schaltungseinheit 206 auf. Die Einrichtung 202 zum An- steuern ist über eine differentielle Ansteuersignalleitung 220, die eine erste Ansteuersignalleitung 222 und eine zweite Ansteuersignalleitung 224 aufweist, mit der ersten Schal- tungseinheit 204 und der zweiten Schaltungseinheit 206 ver- bunden. Dabei ist die erste Schaltungseinheit 204 wiederum über die erste Ansteuersignalleitung 222 und die zweite Schaltungseinheit 206 über die zweite Ansteuersignalleitung 224 mit der Einrichtung 202 zum Ansteuern verbunden.

In diesem Ausführungsbeispiel sind die Schaltungseinheiten 204,206 auf einem Schaltungsmodul 212 angeordnet. Das Schal-

tungsmodul 212 weist einen differentiellen Eingang 214 auf.

Über diesen differentiellen Eingang 214 ist das Speichermodul 212 mit der Einrichtung zum Ansteuern einer ersten und einer zweiten Schaltungseinheit über die differentielle Steuersig- nalleitung 220 verbunden.

Die zweite Schaltungseinheit 206 weist eine Einrichtung 228 zum Einstellen auf ein invertiertes Ansteuersignal, in diesem Ausführungsbeispiel die zweite Ansteuersignalleitung 224, auf. Die Einrichtung 228 ist als ein Signal ausgeführt, das von der Einrichtung 202 zum Ansteuern bereitgestellt wird.

Die zweite Schaltungseinheit 206 ist ausgebildet, um sich an- sprechend auf das Signal 228 auf das invertierte Ansteuersig- nal 224 der differentiellen Ansteuersignalleitung 220 einzu- stellen.

Alternativ zu dem Signal 228 ist es auch möglich, nach einer Aufspaltung des differentiellen Ansteuersignals in das erste Ansteuersignal und das zweite Ansteuersignal einen Inverter in der zweiten Ansteuersignalleitung anzuordnen. Eine weitere Alternativmöglichkeit ist eine Anordnung eines Inverters in der zweiten Schaltungseinheit.

Bei einem Speichersystem, das MRS-Befehle (MRS ; MRS = Mode Register Set) nutzt, besteht eine weitere Möglichkeit um festzustellen, ob eine Ansteuerleitung invertiert ist oder nicht. Beim Initialisieren eines Speichersystems in Form ei- nes DRAMS wird ein MRS-Befehl abgesetzt. Hierbei werden die Ansteuersignale in Form von Adresssignalen genutzt, um die MRS-Register zu setzten. Es werden aber nicht alle Adresssig- nale genutzt. Damit können ein oder zwei Adresssignale ver- wendet werden, um zu entscheiden, ob ein inverser Ansteuer- signalbus vorliegt oder nicht. Üblicherweise besagt eine"1" auf dem Adresssignal A12, während des MRS-Befehl, das der Bus invertiert ist.

Fig. 3 zeigt ein weiteres bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Schaltungssystems in Form eines Speicher- systems. Das Speichersystem weist eine Speichersteuerung 302 auf, die eine Mehrzahl von Speicherbausteinen 304,306 an- steuert. Die Speicherbausteine 304,306 in Form von DRAMs sind auf einem Speichermoduls 312 in Form eines"unbuffered DIMM"angeordnet. Das Speichermodul 312 kann ein DDR1, DDR2 oder DDR3 Speichermodul sein. Das Speichermodul 312 weist ei- nen differentiellen Eingang 314 auf, über den das Speichermo- dul 312 über ein differentielles Ansteuersignal 320 mit der Speichersteuerung 302 verbunden ist. Das differentielle An- steuersignal 320 weist ein erstes Ansteuersignal 322 sowie ein zweites Ansteuersignal 324 auf. Über das erste Ansteuer- signal 322 ist die Speichersteuerung 302 mit den ersten Spei- cherbausteinen 304 verbunden. Über das zweite Ansteuersignal 324 ist die Speichersteuerung 302 mit den zweiten Speicher- bausteinen 306 verbunden. Die Speicherbausteine 304,306 sind über Kontaktstellen 330 mit den Ansteuersignalleitung 322, 324 verbunden. Die Ansteuersignalleitungen 322,324 sind an ihren freien Enden über Leitungsabschlüsse 332 abgeschlossen.

Das Speichersystem stellt ein DDR1, DDR2 oder DDR3 Speicher- system dar. Die Speichersteuerung 302, die Teil eines Chip- satzes ist, sowie das Speichermodul 312 sind auf einem Mot- herboard (nicht gezeigt) angeordnet. Das Speichermodul 312 weist typischerweise bis zu 18 Speicherbausteine 304,306 auf. Die Speicherbausteine 304,306 sind über einen Speicher- bus mit der Speichersteuerung 302 verbunden. Der Übersicht- lichkeit halber sind in Fig. 3 nur vier Speicherbausteine und nur ein CA-Signal des Speicherbusses gezeigt. Der erfindungs- gemäße Ansatz einer differentiellen CA-Ansteuersignalleitung ermöglicht eine Reduzierung der auf dem Speichermodul 312 notwendigen Massesignalleitungen. Im Gegensatz zu dem in Fig.

5 gezeigten Ausführungsbeispiel gemäß dem Stand der Technik, dessen CA-Bus inklusive Massesignalleitungen 80 Signale um- faßt, sind für das erfindungsgemäße Ausführungsbeispiel von

Fig. 3 lediglich zweimal 27 Signale für den CA-Bus erforder- lich.

Auf eine Adressierung der zweiten Speicherbausteine 306 hat eine Invertierung des zweiten Steuersignals 324 keinen Einfluß, da ein Speicherfeld der zweiten Speicherbausteine 306 lediglich aus einer anderen Richtung beschrieben und aus- gelesen wird. Eine Invertierung der Adreßsignale hat jedoch Auswirkungen auf ein Mode-Registerset (nicht gezeigt) der zweiten Speicherbausteine 306, in dem während einer Initiali- sierungsphase Funktionalitätseinstellungen vorgenommen wer- den. Nach einer Initialisierung der Speicherbausteine 304, 306 wird das Mode-Registerset eingestellt. Hierbei muß eine Invertierung des zweiten Ansteuersignals 324 berücksichtigt werden indem die Invertierung während eines Schreibens eines Mode-Registersetbefehles ausgeschaltet wird oder dem zweiten Speicherbaustein 306 über ein Signal (gezeigt in Fig. 2) mit- geteilt wird, ob er invertiert oder normal angesprochen wird oder die oben angesprochene Lösung mit einem Adresssignal, wie dem Adresssignal A12, verwendet wird.

Bezugszeichenliste 102 Einrichtung zum Ansteuern 104 erste Schaltungseinheit 106 zweite Schaltungseinheit 120 differentielle Steuersignalleitung 122 erstes Ansteuersignal 124 zweites Ansteuersignal 130 Aufgabelung 120'differentielles Ansteuersignal 122'erstes Ansteuersignal 124'zweites Ansteuersignal 202 Einrichtung zum Ansteuern 204 erste Schaltungseinheit 206 zweite Schaltungseinheit 212 Schaltungsmodul 214 differentieller Eingang 220 differentielle Steuersignalleitung 222 erstes Ansteuersignal 224 zweites Ansteuersignal 228 Einstelleinrichtung 302 Speichersteuerung 304 erstes Speicherbausteine 306 zweite Speicherbausteine 312 Speichermodul 314 differentieller Eingang 320 differentielle Steuersignalleitung 322 erstes Ansteuersignal 324 zweites Ansteuersignal 330 Kontaktstellen 332 Leitungsabschlüsse 402 Speichersteuerung

404 Speicherbausteine 412 Speichermodul 420 CA-Signal 430 Kontaktstelle 432 Leitungsabschluß 502 Speichersteuerung 504 erster Speicherbaustein 506 zweite Speicherbausteine 512 Speichermodul 522 erstes CA-Signal 524 zweites CA-Signal 530 Kontaktstellen 532 Leitungsabschlüsse