Title:
Semiconductor memory device
Document Type and Number:
Japanese Patent JP6164713
Kind Code:
B1
Abstract:
【課題】ビット線をプリチャージする際のピーク電流を抑制する半導体記憶装置を提供する。【解決手段】フラッシュメモリの読出し方法は、選択ビット線をプリチャージするステップと、プリチャージされた選択ビット線の電圧または電流をセンスするステップとを含む。プリチャージするステップは、時刻ｔ１でセンスノードＳＮＳをＶｃｃ−Ｖｔｈ（ＶｃｃはＶ１に供給される電圧、ＶｔｈはＱ６のしきい値）にプリチャージし、時刻ｔ２でノードＴＯＢＬを電圧ＶＣＬＡＭＰ２にプリチャージし、時刻ｔ５でノードＴＯＢＬをＶＣＬＡＭＰ２より大きいＶＣＬＡＭＰ１にプリチャージし、時刻ｔ６でセンスノードＳＮＳをＶｃｃにプリチャージする。【選択図】図５
Inventors:
Kazuki Yamauchi
Application Number:
JP2016163324A
Publication Date:
July 19, 2017
Filing Date:
August 24, 2016
Export Citation:
Assignee:
Winbond Electronics Corporation
International Classes:
G11C16/24; G11C16/04; G11C16/26
Domestic Patent References:
| JP2012142087A | 2012-07-26 | |||
| JP2012138158A | 2012-07-19 |
Attorney, Agent or Firm:
Kyozo Katayose