YIG-Oszillatoren besitzen im Einsatz als Mikrowellenoszil- latoren eine hervorragende Kurzzeit-Frequenzstabilität, d. h. ein geringes Phasenrauschen weitab vom Träger. Träger- nah tritt jedoch entsprechend ihrer schlechten Langzeit- stabilität ein erhebliches Phasenrauschen auf. Das herkömm- liche Verfahren zur Unterdrückung dieses Phasenrauschens besteht darin, daß der elektrisch abstimmbare YIG-Oszilla- tor mit seiner FM-Spule als Stellglied in eine Phasenregel- schleife (PLL) eingebunden ist, in der ein oder mehrere

langzeit-frequenzstabile Quarzoszillatoren als Sollwertge- ber zusammen mit einem Phasenkomparator wirken.

Treiberstufen zur Ansteuerung der FM-Spule erhöhen das Rau- schen am Ausgang des YIG-Oszillators und sind deshalb in der PLL möglichst zu vermeiden. Bei einem Verzicht auf eine oder mehrere Treiberstufen kann jedoch eine Frequenzdrift des YIG-Oszillators während des Betriebes dazu führen, daß der beschränkte Spannungs-bzw. Strombereich der Stellgröße nicht ausreicht, um den YIG-Oszillator während des Betrie- bes auf der gewünschten Frequenz zu halten. Die Folge ist dann ein Ausrasten der PLL.

Aufgabe der Erfindung ist es, die Frequenz eines mit einem Phasenregelkreis beschalteten YIG-Oszillators zu stabili- sieren.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung ermöglicht vorteilhaft, daß die PLL auch bei einer Drift des YIG-Oszillators eingerastet bleibt. Die FM- Spule des YIG-Oszillators kann deshalb ohne zusätzliche Treiberstufe mit einem minimalen Strom betrieben werden, der vorteilhaft von einem rauscharmen Operationsverstärker zur Verfügung gestellt ist. Die Erfindung kann auf einen YIG-Oszillator angewendet werden, der als rauscharme Mikro- wellensignalquelle benutzt wird und mit zwei langzeit-fre- quenzstabilen Quarzoszillatoren im Phasenregelkreis einen großen Frequenzabstimmbereich, der z. B. das gesamte X-Band abdeckt, zur Verfügung stellt. Dabei wirkt in der PLL einer der Quarzoszillatoren auf einen einstellbaren Frequenzver- vielfacher und selektiert aus dem relativ breiten Abstimm-

bereich des YIG-Oszillators mit fl das gewünschte Frequenz- segment der Aufbereitung und der andere Quarzoszillator be- stimmt über einen direkten digitalen Synthesizer (DDS-Bau- stein) die Ausgangsfrequenz f2 innerhalb dieses Segments.

Der YIG-Oszillator schwingt in dieser Schaltung an seinem Ausgang mit der Kombinationsfrequenz fyIG = n * fl + f2.

Die Zeichnung besteht aus einer Figur, in der als Block- schaltbild ein Ausführungsbeispiel der Erfindung gezeigt ist, das einen an zwei Quarzoszillatoren angebundenen YIG- Oszillator zeigt.

Die in der Figur gezeigte Schaltung besteht aus dem YIG- Oszillator 1 mit einer Hauptspule 13 und einer FM-Spule 14, einer Auskoppelstufe 2, einem Frequenzmischer 3, einem Frequenzvervielfacher 4, zwei Quarzoszillatoren 5 und 6, einem direkten digitalen Synthesizer 7, Phasenkomparator 8, Schleifenfilter 9, Trennverstärker 10, PI-Glied 11 und einem U-I-Konverter 12.

Der YIG-Oszillator 1 verfügt über zwei Eingänge zur Fre- quenzabstimmung. Mit der Hauptspule 13 läßt sich der ge- samte Schwingbereich des YIG-Oszillators durchstimmen, da- neben erlaubt die FM-Spule 14 eine Feinabstimmung der Os- zillatorfrequenz.

Zum Zwecke der Unterdrückung des trägernahen Phasenrau- schens ist der YIG-Oszillator 1 an die beiden langzeit-fre- quenzstabilen Quarzoszillatoren 5 und 6 angebunden. Dabei ist das Ausgangssignal des YIG-Oszillators 1 als Istwert auf den Frequenzmischer 3 gegeben, nachdem vorher in der Auskoppelstufe 2 eine Abzweigung des Ausgangssignales als Nutzsignal erfolgt ist. Der Quarzoszillator 5 liefert den

Sollwert fl, der, nach Vervielfachung um einen vorgebbaren Faktor n in dem Frequenzvervielfacher 4, ebenfalls auf den Frequenzmischer 3 gegeben ist und mit dem Istwert das Schwebungssignal IFM am Ausgang des Frequenzmischers 3 bil- det. Das Ausgangssignal des Frequenzmischers 3 ist auf den Phasenkomparator 8 gegeben und wird dort mit dem Referenz- signal des direkten digitalen Synthesizers 7 verglichen, dessen Frequenz von dem zweiten Quarzoszillator 6 abgelei- tet ist. Die Ausgangsfrequenz des DDS-Bausteins ist von außen vorgebbar. Das Ausgangssignal A (D des Phasenkompara- tors 8 ist auf das Schleifenfilter 9 gegeben, das als Inte- grator mit einem rauscharmen Operationsverstärker ausgebil- det ist und die Ausgangsspannung UFM abgibt. Diese Aus- gangsspannung ist, umgeformt über einen ohmschen Widerstand 15, als Spulenstrom IFM in die FM-Spule 14 des YIG-Oszilla- tors 1 eingespeist.

Aufgrund von thermischen Einflüssen und durch Alterung un- terliegt der YIG-Oszillator 1 einer Frequenzdrift. Gemessen an den übrigen auftretenden Fluktuationen ist diese Drift ein eher langsamer Vorgang. Während das gemessene trägerna- he Phasenrauschen eines X-Band YIG-Oszillators in einem Trägerabstand von 1 MHz mit einer PLL um-130 dBc unter- drückbar ist, kann die Trägerfrequenz selbst, unter ent- sprechenden äußeren Einflüssen, innerhalb einer Sekunde leicht um 1 MHz driften. Derartige Frequenzänderungen kön- nen mit der hier vorgeschlagenen Lösung detektiert und ab- gefangen werden.

Erfindungsgemäß wird die Ausgangsspannung UFM des als Inte- grator ausgebildeten Schleifenfilters 9 dazu benutzt, zu- sätzlich neben seiner Einwirkung auf den Spulenstrom IFM der FM-Spule 14, auf den Spulenstrom Isp der Hauptspule 13 zurückzuwirken. Dazu ist die Ausgangsspannung UFM über

einen Trennverstärker 10 aus der PLL abgegriffen und auf einen PI-Glied 11 gegeben. Mit dem Trennverstärker 10 wird vermieden, daß ein zusätzliches Rauschen von außen auf die Phasenregelschleife gelangen kann. Durch das Tiefpaßverhal- ten des PI-Gliedes 11 wird die Ausgangsspannung UFM zeit- lich aufintegriert, so daß die kurzzeitigen Spannungs- schwankungen, mit der die PLL die Phasenfluktuationen A eliminiert, herausgemittelt werden. Die Grenzfrequenz des PI-Gliedes 11 liegt um einige Größenordnungen unter der Schleifenbandbreite der PLL. Sie wird erfindungsgemäß gera- de so groß gewählt, daß am Eingang des U-I-Konverters 12 ein Signal entsprechend der langsamen Oszillatordrift an- liegt. Bei richtiger Polarität des Magnetfeldes der Haupt- spule 13 erhält man so eine zweite Regelschleife. Die Pola- rität des Magnetfeldes der Hauptspule ist durch ihren An- schluß an den U-I-Konverter, oder durch die Polarität des U-I-Konverters selbst, geeignet vorgebbar. Durch eine Ände- rung des Spulenstromes Igp in der Hauptspule 13 wird eine Oszialltordrift kompensiert und so der Spulenstrom IFM in der FM-Spule 14 im zeitlichen Mittel zu Null ausgeregelt.

Die vorangehend beschriebene, rein analog arbeitende Drift- Regelschleife ist bei Bedarf von dem Fachmann ohne Schwie- rigkeiten auch digital ausführbar. Dazu ist die Ausgangs- spannung UFM mit einem A/D-Wandler aus der PLL abzugreifen, das PI-Glied 11 ist mit einem Mikroprozessor zu simulieren und das bandbegrenzte Ausgangssignal des Mikroprozessors ist über einen D/A-Wandler auf den U-I-Konverter 12 zu ge- ben.

Weiterhin ist die Erfindung nicht auf eine Anwendung an einem YIG-Oszillator mit der voranstehend beschriebenen PLL beschränkt, sondern kann ohne Schwierigkeiten von dem Fach- mann auf einen YIG-Oszillator übertragen werden, der mit zwei Abstimmspulen versehen und zum Zwecke der Unterdrük- kung des trägernahen Rauschens nur an einen Quarzoszillator angebunden ist.