Die vorliegende Anmeldung beansprucht die Priorität der deut schen Patentanmeldung Nr. 10 2018 120 637.2, die am 23. August 2018 beim Deutschen Patent- und Markenamt eingereicht wurde. Der Offenbarungsgehalt der deutschen Patentanmeldung Nr. 10 2018 120 637.2 wird hiermit in den Offenbarungsgehalt der vorliegen den Anmeldung aufgenommen.

Die vorliegende Erfindung betrifft eine Leiterplatte und ein Verfahren zur Herstellung einer Leiterplatte mit mindestens ei nem in die Leiterplatte integrierten optoelektronischen Bauele ment .

Displays können Arrays aus optoelektronischen Bauelementen, wie beispielsweise LEDs, aufweisen. Üblicherweise werden die opto elektronischen Bauelemente auf Substraten, wie beispielsweise Leiterplatten, angeordnet. Die Substrate enthalten Metallisie rungsschichten, um die optoelektronischen Bauelemente miteinan der zu koppeln und elektrisch ansteuern zu können.

Der vorliegenden Erfindung liegt unter anderem die Aufgabe zu grunde, ein Verfahren anzugeben, mit dem sich in kostengünstiger Weise eine Vorrichtung mit mindestens einem optoelektronischen Bauelement schaffen lässt. Ferner soll eine derartige Vorrich tung angegeben werden.

Eine Aufgabe der Erfindung wird gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1. Eine Aufgabe der Erfindung wird ferner gelöst durch eine Leiterplatte mit den Merkmalen des Anspruchs 11. Bevorzugte Ausführungsformen und Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben. Ein Verfahren zur Herstellung einer Leiterplatte mit mindestens einem in die Leiterplatte integrierten optoelektronischen Bau element umfasst das Anordnen mindestens eines optoelektroni schen Bauelements auf einer ersten Metallschicht. Anschließend wird eine erste elektrisch isolierende Schicht auf das mindes tens eine optoelektronische Bauelement gepresst. Ferner wird mindestens eine Aussparung in der ersten Metallschicht und/oder der ersten elektrisch isolierenden Schicht erzeugt. Durch die mindestens eine Aussparung wird das mindestens eine optoelekt- ronische Bauelement zumindest teilweise freigelegt.

Die mit dem in der vorliegenden Anmeldung beschriebenen Verfah ren hergestellte Leiterplatte (englisch: printed Circuit board, PCB) umfasst die erste elektrisch isolierende Schicht, das min- destens eine optoelektronische Bauelement sowie die erste Me tallschicht, die insbesondere strukturiert werden kann. Darüber hinaus kann die Leiterplatte weitere Komponenten umfassen.

Das mindestens eine optoelektronische Bauelement kann Licht im sichtbaren Bereich, Ultraviolett (UV) -Licht und/oder Infrarot (IR) -Licht emittieren.

Weiterhin kann das mindestens eine optoelektronische Bauelement ein optoelektronisches Halbleiterbauelement, insbesondere ein Halbleiterchip, sein. Beispielsweise kann das mindestens eine optoelektronische Bauelement als Licht emittierende Diode (eng lisch: light emitting diode, LED), als organische Licht emit tierende Diode (englisch: organic light emitting diode, OLED) , als Licht emittierender Transistor oder als organischer Licht emittierender Transistor ausgebildet sein. Das mindestens eine optoelektronische Bauelement kann außerdem Teil einer inte grierten Schaltung sein.

Neben dem mindestens einen optoelektronischen Bauelement können weitere Halbleiterbauelemente und/oder andere Komponenten in die Leiterplatte integriert sein.

Die erste Metallschicht kann eine Metallfolie sein, die übli cherweise bei der Herstellung von Leiterplatten verwendet wird. Beispielsweise kann die erste Metallschicht aus Kupfer oder einem anderen geeigneten Metall oder einer geeigneten Metall legierung bestehen. Die erste Metallschicht kann während der Anordnung des mindestens einen optoelektronischen Bauelements auf der ersten Metallschicht unstrukturiert sein.

Das mindestens eine optoelektronische Bauelement kann mit Hilfe eines elektrisch nicht leitenden Klebstoffs auf der ersten Me tallschicht fixiert werden. Die erste elektrisch isolierende Schicht kann aus einem Polymer, einem faserverstärkten Kunststoff, einem Laminat, einem Glas fasergewebe oder einem anderen geeigneten Material bestehen, das üblicherweise bei der Herstellung von Leiterplatten einge setzt wird.

Während des Pressens der ersten elektrisch isolierenden Schicht auf das mindestens eine optoelektronische Bauelement kann ein geeigneter Druck aufgebracht werden. Ferner kann die elektrisch isolierenden Schicht während des Pressens auf das mindestens eine optoelektronische Bauelement erhitzt sein. Durch das Pres sen der elektrisch isolierenden Schicht auf das mindestens eine optoelektronische Bauelement wird das mindestens eine opto elektronische Bauelement in die elektrisch isolierende Schicht integriert, d. h., direkt nach dem Pressvorgang können eine Hauptoberfläche und eine oder mehrere Seitenflächen, insbeson dere sämtliche Seitenflächen des mindestens einen optoelektro nischen Bauelements von dem Material der ersten elektrisch iso lierenden Schicht bedeckt sein. Die mindestens eine Aussparung kann in der ersten Metallschicht und/oder der ersten elektrisch isolierenden Schicht mittels ei nes geeigneten Verfahrens erzeugt werden. Beispielsweise kann die mindestens eine Aussparung durch einen Laserstrahl erzeugt werden, mit dem Material der ersten Metallschicht und/oder der ersten elektrisch isolierenden Schicht abgetragen wird, um das mindestens eine optoelektronische Bauelement zumindest teil weise freizulegen. Alternativ ist es auch denkbar, ein anderes geeignetes Verfahren zur Erzeugung der mindestens einen Ausspa rung einzusetzen, beispielsweise ein Ätzverfahren.

Weiterhin können mit dem zum Erzeugen der mindestens einen Aus sparung eingesetzten Verfahren auch ein oder mehrere Durch gangslöcher in der ersten elektrisch isolierenden Schicht er zeugt werden. Das oder die Durchgangslöcher befinden sich seit lich neben dem mindestens einen optoelektronischen Bauelement und erstrecken sich von der Oberseite bis zur Unterseite der elektrisch isolierenden Schicht.

Mit dem hier beschriebenen Verfahren lässt sich die Leiterplatte mit dem darin integrierten mindestens einen optoelektronischen Bauelement in kostengünstiger Weise hersteilen. Es ist nicht erforderlich, zunächst die Leiterplatte herzustellen und danach das mindestens eine optoelektronische Bauelement auf die Lei terplatte zu montieren. Stattdessen wird die Montage des min destens einen optoelektronischen Bauelements in das Leiterplat- ten-Herstellungsverfahren integriert. Das Umformen, Kontaktie ren und Freilegen des mindestens einen optoelektronischen Bau elements kann mit Hilfe von Standardprozessschritten erfolgen, die zur Herstellung einer Leiterplatte ohnehin eingesetzt wer den. Komplexe Schritte, wie beispielsweise das Erstellen von Bonddrähten, das Vergießen von Halbleiterchips, das schwarze oder weiße Einfassen von Halbleiterchips sowie das Montieren und Kontaktieren von Halbleiterchips auf der Leiterplatte, kön nen eingespart werden. Weiterhin kann die Infrastruktur, welche eine Leiterplatte bietet, genutzt werden. Beispielsweise können mehrere optoelektronische Bauelemente mit Hilfe der Metallisie rungsebenen der Leiterplatte miteinander elektrisch gekoppelt werden. Es kann ein CoB (chip on board) -Modul in einem sehr kostengünstigen Prozessfluss gefertigt werden.

Die mit dem hier beschriebenen Verfahren hergestellten Leiter platten können in vielen LED-Anwendungen, beispielsweise in LED- Displays, eingesetzt werden. Weiterhin können die Leiterplatten in Beleuchtungsvorrichtungen, z. B. in Ambientebeleuchtungen, insbesondere für Fahrzeuge, oder in Blitzlichtern, eingesetzt werden. Auch Anwendungen in Hinterleuchtungen sind denkbar, z. B. bei Hintergrundbeleuchtungen von Bildschirmen oder Schalter- hinterleuchtungen . Es ist auch der Einsatz in komplexeren Mo- dulen vorstellbar, z. B. in pixelierten Lichtquellen oder in Kacheln von Videowänden.

Durch das Erzeugen der mindestens einen Aussparung kann eine Oberfläche des mindestens einen optoelektronischen Bauelements, durch die das von dem mindestens einen optoelektronischen Bau element erzeugte Licht zumindest zum Teil austritt, teilweise oder vollständig freigelegt werden.

Es kann vorgesehen sein, dass zusammen mit der ersten elektrisch isolierenden Schicht eine zweite Metallschicht auf das mindes tens eine optoelektronische Bauelement gepresst wird. Nach dem Aufbringen der zweiten Metallschicht befinden sich die erste elektrisch isolierende Schicht und das in die erste elektrisch isolierende Schicht integrierte mindestens eine optoelektroni- sehe Bauelement zwischen der ersten Metallschicht und der zwei ten Metallschicht.

Die zweite Metallschicht kann eine Metallfolie sein, die übli cherweise bei der Herstellung von Leiterplatten verwendet wird. Beispielsweise kann die zweite Metallschicht aus Kupfer oder einem anderen geeigneten Metall oder einer geeigneten Metall legierung bestehen. Die zweite Metallschicht kann beim Aufbrin gen auf das mindestens eine optoelektronische Bauelement un strukturiert sein. Die zweite Metallschicht kann in einem spä- teren Verfahrensschritt strukturiert werden. Weiterhin kann sich die mindestens eine Aussparung durch die zweite Metall schicht erstrecken. In diesem Fall wird zur Herstellung der mindestens einen Aussparung die zweite Metallschicht an der oder den entsprechenden Stellen entfernt.

Gemäß einer Ausgestaltung weist das mindestens eine optoelekt ronische Bauelement eine erste Hauptoberfläche und eine der ersten Hauptoberfläche gegenüberliegende zweite Hauptoberfläche auf. Die beiden Hauptoberflächen sind durch Seitenflächen mit- einander verbunden. Das mindestens eine optoelektronische Bau element wird mit seiner ersten Hauptoberfläche auf der ersten Metallschicht angeordnet. Licht, das von dem mindestens einen optoelektronischen Bauelement erzeugt wird, tritt an der zwei ten Hauptoberfläche und insbesondere auch an den Seitenflächen aus.

Das mindestens eine optoelektronische Bauelement kann ein Halb leiterchip vom sogenannten Flip-Chip-Typ sein, der alle seine elektrischen Kontaktelemente auf der ersten Hauptoberfläche hat, die nach der Montage in Richtung der ersten Metallschicht weist. Weiterhin kann das mindestens eine optoelektronische Bauelement ein Saphirchip vom Flip-Chip-Typ sein. Ein Saphir- Flip-Chip weist ein oder mehrere Schichten aus Halbleitermate rial auf, in denen Licht erzeugt wird. Oberhalb der Halbleiter- schichten befindet sich eine Schicht aus Aluminiumoxid, AI2O3, durch die das Licht emittiert wird.

Durch das Erzeugen der mindestens einen Aussparung kann die zweite Hauptoberfläche des mindestens einen optoelektronischen Bauelements, durch die zumindest ein Teil des von dem mindestens einen optoelektronischen Bauelement erzeugten Lichts emittiert wird, teilweise oder vollständig freigelegt werden. Weiterhin kann Material der ersten elektrisch isolierenden Schicht, das sich seitlich von der zweiten Hauptoberfläche befindet, entfernt werden. In anderen Worten kann die mindestens eine Aussparung die zweite Hauptoberfläche überragen. Folglich ist in diesem Fall die Basisfläche der mindestens einen Aussparung größer als die zweite Hauptoberfläche des mindestens einen optoelektroni schen Bauelements. Dies ermöglicht einen ungehinderten Austritt des emittierten Lichts und verhindert Abschattungseffekte.

Gemäß einer Ausgestaltung enthält die erste elektrisch isolie rende Schicht Licht absorbierendes bzw. schwarzes Material. Beispielsweise kann die erste elektrisch isolierende Schicht Rußpartikel oder andere schwarze Partikel als Licht absorbie rendes Material enthalten. Dadurch kann ein guter Schwarzein druck der Leiterplatte erzielt werden.

Licht absorbierend bedeutet in diesem Zusammenhang, dass das Licht absorbierende Material zumindest einen Teil des von dem mindestens einen optoelektronischen Bauelement emittierten Lichts oder zumindest Licht in einem bestimmten Wellenlängen bereich im Wesentlichen absorbiert. Alternativ zu der vorstehenden Ausgestaltung kann die erste elektrisch isolierende Schicht Licht reflektierendes Material enthalten. Beispielsweise kann die erste elektrisch isolierende Schicht Titandioxid, TiCt, bzw. Partikel aus Titandioxid als Licht reflektierendes Material enthalten. Bei Volumenemittern, bei denen das Licht nicht nur an einer Hauptoberfläche, sondern auch an den Seitenflächen austritt, z. B. bei Saphirchips, kann diese Ausgestaltung vorteilhaft sein, um auch das an den Sei tenflächen austretenden Licht in die gewünschte Richtung zu lenken . Reflektierend bedeutet in diesem Zusammenhang, dass das reflek tierende Material zumindest für einen Teil des von dem mindes tens einen optoelektronischen Bauelement emittierten Lichts o- der zumindest für Licht in einem bestimmten Wellenlängenbereich im Wesentlichen reflektierend ist.

Um einen hohen Kontrast zu erzeugen, kann auf die erste elektrisch isolierende Schicht mit dem darin enthaltenen Licht reflektierenden Material eine weitere Schicht aufgebracht wer den, wobei die weitere Schicht Licht absorbierendes Material, z. B. Rußpartikel, enthält. Die weitere Schicht kann beispiels weise unter Anwendung von Druck und Hitze auf die darunter liegenden Schichten laminiert werden. In den nachfolgenden Schritten kann die weitere Schicht strukturiert werden, um die mindestens eine Aussparung zu erzeugen. Zwischen der ersten elektrisch isolierenden Schicht und der weiteren Schicht kann sich außerdem die zweite Metallschicht befinden.

Eine erste strukturierte Metallisierungsschicht kann auf das mindestens eine optoelektronische Bauelement, die erste Metall schicht und/oder die erste elektrisch isolierende Schicht auf gebracht werden. Die erste strukturierte Metallisierungsschicht kann insbesondere zur Umverdrahtung der elektrischen Kontakte lemente des mindestens einen optoelektronischen Bauelements ausgelegt sein. Ferner können durch die erste strukturierte Metallisierungsschicht mehrere optoelektronische Bauelement miteinander gekoppelt werden.

Die erste strukturierte Metallisierungsschicht kann galvanisch erzeugt werden. Die erste strukturierte Metallisierungsschicht kann zumindest teilweise auf der ersten Metallschicht und/oder der zweiten Metallschicht erzeugt werden. Dabei können die erste Metallschicht und/oder die zweite Metallschicht strukturiert werden. Ferner kann sich die erste strukturierte Metallisie rungsschicht durch Durchgangslöcher in der ersten elektrisch isolierenden Schicht erstrecken, um Durchkontaktierungen (eng lisch: vertical interconnect access, via) zu erzeugen, durch welche insbesondere die erste Metallschicht und die zweite Me tallschicht elektrisch miteinander verbunden werden.

Auf die erste strukturierte Metallisierungsschicht kann eine zweite elektrisch isolierende Schicht aufgebracht bzw. lami niert werden. Weiterhin kann eine zweite strukturierte Metal lisierungsschicht auf die zweite elektrisch isolierende Schicht aufgebracht werden. Durchkontaktierungen in der zweiten elektrisch isolierenden Schicht können die erste strukturierte Metallisierungsschicht mit der zweiten strukturierten Metalli sierungsschicht elektrisch verbinden. In entsprechender Weise können weitere Lagen hergestellt werden, die jeweils eine elektrisch isolierende Schicht, eine strukturierte Metallisie rungsschicht und Durchkontaktierungen durch die elektrisch iso lierende Schicht enthalten. Es lassen sich beliebig viele der artige Lagen kombinieren. Die beschriebenen Lagen können erfor derlich sein, um ein ausreichend hohes Bauteil zu schaffen und Anforderungen an die Bauteilhöhe zu erfüllen und/oder um eine gewünschte Umverdrahtung der elektrischen Kontaktelemente des mindestens einen optoelektronischen Bauelements zu realisieren. Weiterhin kann ein sogenannter Fan-Out-Bereich geschaffen wer den, der es ermöglicht, die externen Kontaktelemente der Lei- terplatte außerhalb des Umrisses des mindestens einen opto elektronischen Bauelements zu platzieren, um beispielsweise die Kontaktabstände zu vergrößern oder ein gewünschtes Muster der externen Kontaktelemente zu schaffen. Eine Leiterplatte umfasst eine erste elektrisch isolierende

Schicht, mindestens ein in die erste elektrisch isolierende Schicht integriertes optoelektronisches Bauelement, eine erste strukturierte Metallisierungsschicht, die sich auf der ersten elektrisch isolierenden Schicht und dem mindestens einen opto- elektronischen Bauelement erstreckt, und mindestens eine Aus sparung in der ersten elektrisch isolierenden Schicht, durch die das mindestens eine optoelektronische Bauelement zumindest teilweise freigelegt ist.

Die Leiterplatte kann die oben im Zusammenhang mit dem Verfahren zur Herstellung der Leiterplatte beschriebenen Ausgestaltungen auf ei sen .

Die mindestens eine Aussparung kann eine Oberfläche des mindes tens einen optoelektronischen Bauelements zumindest teilweise freilegen, durch die zumindest ein Teil des von dem mindestens einen optoelektronischen Bauelement erzeugten Lichts austritt.

Weiterhin kann die mindestens eine Aussparung größer sein als die Oberfläche des mindestens einen optoelektronischen Bauele ments, durch die das von dem mindestens einen optoelektronischen Bauelement erzeugte Licht austritt.

Die erste elektrisch isolierende Schicht kann Licht absorbie rendes Material aufweisen.

Alternativ kann die erste elektrisch isolierende Schicht Licht reflektierendes Material aufweisen. Ferner kann eine weitere Schicht, die Licht absorbierendes Material aufweist, auf die erste elektrisch isolierende Schicht aufgebracht sein.

Eine zweite elektrisch isolierende Schicht kann auf die erste strukturierte Metallisierungsschicht aufgebracht sein und eine zweite strukturierte Metallisierungsschicht kann auf die zweite elektrisch isolierende Schicht aufgebracht sein. Durchkontak tierungen in der zweiten elektrisch isolierenden Schicht können die erste strukturierte Metallisierungsschicht mit der zweiten strukturierten Metallisierungsschicht elektrisch verbinden. Ein Display, d. h. ein optisches Anzeigegerät, kann ein oder mehrere der vorstehend beschriebenen Leiterplatten umfassen. Ferner kann eine in dem Display enthaltene Leiterplatte mit dem oben beschriebenen Verfahren hergestellt werden.

Eine in das Display integrierte Leiterplatte kann eine Pixel- Matrix aufweisen. Jedes der Pixel kann drei Subpixel mit einem jeweiligen optoelektronischen Bauelement aufweisen, wobei die Subpixel Licht mit den Farben rot, grün bzw. blau emittieren.

Im Folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. In diesen zeigen schematisch: Fig. 1A bis IE Darstellungen eines Ausführungsbeispiels eines Verfahren zur Herstellung einer Lei terplatte mit mehreren in die Leiterplatte integrierten LED-Halbleiterchips ; Fig. 2A bis 2D Darstellungen eines Ausführungsbeispiels eines Verfahren zur Herstellung einer Lei terplatte mit mehreren in die Leiterplatte integrierten LED-Halbleiterchips und einer ersten elektrisch isolierenden Schicht mit Licht absorbierendem Material;

Fig. 3A bis 3D Darstellungen eines Ausführungsbeispiels eines Verfahren zur Herstellung einer Lei terplatte mit mehreren in die Leiterplatte integrierten LED-Halbleiterchips und einer ersten elektrisch isolierenden Schicht mit Licht reflektierendem Material sowie einer darüber angeordneten weiteren Schicht mit Licht absorbierendem Material; Fig. 4A bis 4E Darstellungen eines Ausführungsbeispiels eines Verfahren zur Herstellung einer Lei terplatte mit mehreren in die Leiterplatte integrierten LED-Halbleiterchips und einer zusätzlichen Umverdrahtungslage; und

Fig. 5A und 5B Darstellungen eines Ausführungsbeispiels einer Leiterplatte mit einer Pixel-Matrix.

In der folgenden ausführlichen Beschreibung wird auf die bei- gefügten Zeichnungen Bezug genommen, die einen Teil dieser Be schreibung bilden und in denen zur Veranschaulichung spezifi sche Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Da Komponenten von Ausführungsbeispielen in einer Anzahl verschiedener Orientierungen positioniert wer- den können, dient die Richtungsterminologie zur Veranschauli chung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang abzuweichen. Es versteht sich, dass die Merk- male der hierin beschriebenen verschiedenen Ausführungsbei spiele miteinander kombiniert werden können, sofern nicht spe zifisch anders angegeben. Die folgende ausführliche Beschrei bung ist deshalb nicht in einschränkendem Sinne aufzufassen. In den Figuren sind identische oder ähnliche Elemente mit identi- sehen Bezugszeichen versehen, soweit dies zweckmäßig ist.

Fig. 1A bis IE zeigen schematisch ein Ausführungsbeispiel eines Verfahrens zur Herstellung einer Leiterplatte mit mindestens einem in die Leiterplatte integrierten optoelektronischen Bau- element. Fig. IE zeigt schematisch ein Ausführungsbeispiel ei ner mit dem Verfahren hergestellten Leiterplatte.

In Fig. 1A wird eine erste Metallschicht in Form einer Kupfer folie 10 bereitgestellt. Fig. 1B zeigt, dass mehrere optoelektronische Bauelemente auf der Kupferfolie 10 platziert werden. In dem vorliegenden Aus führungsbeispiel werden drei LED-Halbleiterchips 11, 12 und 13 auf der Kupferfolie 10 mittels eines elektrisch nicht leitenden Klebstoffs 15 fixiert.

Jeder der LED-Halbleiterchips 11, 12 und 13 hat eine erste Hauptoberfläche 21, eine der ersten Hauptoberfläche 21 gegen überliegende zweite Hauptoberfläche 22 sowie vier Seitenflächen 23, welche die erste und die zweite Hauptoberfläche 21, 22 miteinander verbinden. Die LED-Halbleiterchips 11, 12 und 13 sind Flip-Chip-Halbleiterchips , deren elektrische Kontaktele mente 24 ausschließlich auf der ersten Hauptoberfläche 21 an geordnet sind. Die erste Hauptoberfläche 21 weist nach der Mon tage in Richtung der Kupferfolie 10. Der elektrisch nicht lei tende Klebstoff 15 befindet sich zwischen den elektrischen Kon taktelementen 24 der LED-Halbleiterchips 11, 12 und 13 und der Kupferfolie 10.

In dem vorliegenden Ausführungsbeispiel ist der LED-Halbleiter- chip 11 dazu ausgebildet, grünes Licht zu emittieren. Die LED- Halbleiterchips 12 und 13 sind dazu ausgebildet, rotes bzw. blaues Licht zu emittieren. Die LED-Halbleiterchips 11, 12 und 13 können als Oberflächenemitter ausgebildet sein, die Licht nur an der zweiten Hauptoberfläche 22 emittieren, sie können aber auch Volumenemitter sein, die Licht an der zweiten Haupt oberfläche 22 und zusätzlich an den Seitenflächen 23 emittieren. In dem vorliegenden Ausführungsbeispiel sind die LED-Halb leiterchips 11, 12 und 13 Saphir-Flip-Chips .

Die LED-Halbleiterchips 11, 12 und 13 werden mit einer ersten elektrisch isolierenden Schicht 26, die aus einem geeigneten Polymer besteht, und einer zweiten Metallschicht in Form einer Kupferfolie 27 verpresst, wie in Fig. IC gezeigt ist. Die erste elektrisch isolierenden Schicht 26 und die darüber angeordnete Kupferfolie 27 werden unter Aufbringung von Druck und Wärme auf die LED-Halbleiterchips 11, 12 und 13 gepresst. Nach diesem Schritt sind die zweiten Hauptoberflächen 22 sowie die Seiten flächen 23 der LED-Halbleiterchips 11, 12 und 13 von der ersten elektrisch isolierenden Schicht 26 bedeckt.

In Fig. ID werden mehrere Aussparungen 30 mit einem Laser in die Kupferfolien 10 und 27 sowie die erste elektrisch isolie rende Schicht 26 eingebracht. Dadurch werden die ersten und zweiten Hauptoberflächen 21 und 22 der LED-Halbleiterchips 11, 12 und 13 freigelegt. Ferner wird die Kupferfolie 27 im Bereich zwischen den LED-Halbleiterchips 11, 12 und 13 entfernt. In dem vorliegenden Ausführungsbeispiel wird die erste elektrisch iso lierende Schicht 26 seitlich von den LED-Halbleiterchips 11, 12 und 13 nicht entfernt.

Weiterhin werden mittels des Lasers Durchgangslöcher 31 seit lich neben den LED-Halbleiterchips 11, 12 und 13 erzeugt, die sich vollständig durch die Kupferfolie 10, die erste elektrisch isolierende Schicht 26 und die Kupferfolie 27 erstrecken.

Schließlich wird, wie Fig. IE zeigt, eine erste strukturierte Metallisierungsschicht 32 auf den elektrischen Kontaktelementen 24 der LED-Halbleiterchips 11, 12 und 13, den Kupferfolien 10 und 27 sowie in den Durchgangslöchern 31 abgeschieden. Die erste strukturierte Metallisierungsschicht 32 wird galvanisch erzeugt und kann aus einer oder mehreren Metallschichten, insbesondere aus Kupfer, bestehen. Durch das Abscheiden von Metall in den Durchgangslöchern 31 werden Durchkontaktierungen erzeugt.

Fig. IE zeigt die mit dem vorstehend beschriebenen Verfahren hergestellte Leiterplatte 100 im Querschnitt. Die zweiten Haupt oberflächen 22 der LED-Halbleiterchips 11, 12 und 13 sind frei gelegt, so dass eine Emission des erzeugten Lichts gegen Luft gegeben ist. Durch die erste strukturierte Metallisierungsschicht 32 können externe Kontaktelemente an der Unter- und Oberseite der Leiter platte 100 gebildet werden, über welche die LED-Halbleiterchips 11, 12 und 13 elektrisch von extern angesteuert werden können.

Das Herstellungsverfahren ermöglicht es, eine großflächige Lei terplatte 100 bzw. mehrere Leiterplatten 100 gleichzeitig her zustellen. Falls erforderlich, können die Leiterplatten 100 nach der Herstellung, beispielsweise durch Sägen, vereinzelt werden.

Fig. 2A bis 2D zeigen schematisch ein weiteres Ausführungsbei spiel eines Verfahrens zur Herstellung einer Leiterplatte. Fig. 2C zeigt die mit dem Verfahren hergestellte Leiterplatte 200 im Querschnitt .

Das in Fig. 2A bis 2D dargestellte Verfahren ist eine Weiter bildung des in Fig. 1A bis IE dargestellten Verfahrens und daher teilweise identisch mit dem in Fig. 1A bis IE dargestellten Verfahren .

Fig. 2A zeigt die mit der ersten elektrisch isolierenden Schicht 26 sowie der Kupferfolie 27 verpressten LED-Halbleiterchips 11,

12 und 13. Im Unterschied zu Fig. IC enthält die erste elektrisch isolierende Schicht 26 in Fig. 2A schwarzes bzw. Licht absor- bierendes Material bzw. Füllstoff. Dieses Material kann bei spielsweise aus Rußpartikeln bestehen.

In Fig. 2B ist gezeigt, dass mehrere Aussparungen 30 mit einem Laser in die Kupferfolie 10 sowie die erste elektrisch isolie- rende Schicht 26 eingebracht werden. Die Kupferfolie 27 wird entfernt. Genauso wie in Fig. ID werden die ersten und zweiten Hauptoberflächen 21 und 22 der LED-Halbleiterchips 11, 12 und

13 freigelegt. Zusätzlich wird das Material der ersten elektrisch isolierenden Schicht 26 nicht nur direkt oberhalb der LED-Halbleiterchips 11, 12 und 13 abgetragen, sondern auch seitlich neben den LED-Halbleiterchips 11, 12 und 13, um Ab schattungseffekte zu vermeiden. Folglich sind die Basisflächen der Aussparungen 30 oberhalb der LED-Halbleiterchips 11, 12 und 13 größer als die zweiten Hauptoberflächen 22 der LED-Halb- leiterchips 11, 12 und 13.

In Fig. 2C wird analog zum Ausführungsbeispiel gemäß Fig. 1A bis IE die erste strukturierte Metallisierungsschicht 32 abge schieden . In Fig. 2D ist ein Ausschnitt aus der fertiggestellten Leiter platte 200 vergrößert dargestellt, mit dem ein Maß verdeutlicht werden soll, um die Dimensionen der Aussparungen 30 oberhalb der LED-Halbleiterchips 11, 12 und 13 bestimmen zu können. In

Fig. 2D ist die Höhe der Aussparung 30 mit h bezeichnet und die Breite des seitlich neben der Seitenfläche 23 des LED-Halb leiterchips 11 befindlichen Bereichs, in dem das Material der ersten elektrisch isolierenden Schicht 26 zur Ausbildung der Aussparung 30 entfernt wurde, ist mit z bezeichnet. Ferner ist in Fig. 2D ein Lichtstrahl 33 gezeigt, der die Ausbreitung von Licht angibt, das am äußersten Rand der zweiten Hauptoberfläche 22 des LED-Halbleiterchips 11 emittiert wird und gerade noch über die Oberkante der Aussparung 30 in die Umgebung abgestrahlt wird . Der Lichtstrahl 33 bildet mit der zweiten Hauptoberfläche 22 des LED-Halbleiterchips 11 und der Basisfläche der Aussparung

30 einen Winkel a. Ferner gilt folgender Zusammenhang:

Wenn ein kritischer Wert für den Winkel a vorgegeben ist, können mit Hilfe von Gleichung (1) Werte für die Höhe h und die Breite z bestimmt werden. Falls außerdem die Höhe h vorgeben ist, kann die Breite z direkt bestimmt werden. Beispielsweise wird bei Videowand-Anwendungen üblicherweise ein Betrachtungswinkel von 150° gefordert. Dementsprechend beträgt für den Winkel a der kritische Wert 15°. Mit diesem Wert und Gleichung (1) können Werte für die Höhe h bzw. die Breite z ermittelt werden.

Fig. 3A bis 3D zeigen schematisch ein weiteres Ausführungsbei spiel eines Verfahrens zur Herstellung einer Leiterplatte. Fig. 3D zeigt die mit dem Verfahren hergestellte Leiterplatte 300 im Querschnitt .

Das in Fig. 3A bis 3D dargestellte Verfahren ist eine Weiter bildung des in Fig. 1A bis IE dargestellten Verfahrens. Im Folgenden werden nur die Unterschiede zu dem in Fig. 1A bis IE dargestellten Verfahren beschrieben.

Fig. 3A zeigt die mit der ersten elektrisch isolierenden Schicht 26 sowie der Kupferfolie 27 verpressten LED-Halbleiterchips 11, 12 und 13. Im Unterschied zu Fig. IC enthält die erste elektrisch isolierende Schicht 26 in Fig. 2A weißes bzw. Licht reflektie- rendes Material bzw. Füllstoff. Dieses Material kann beispiels weise aus Titandioxid bestehen und dient dazu, das eigentlich die Seitenflächen 23 der LED-Halbleiterchips 11, 12 und 13 ver lassende Licht zu reflektieren. Wie in Fig. 3B gezeigt ist, wird, um einen hohen Kontrast zu realisieren, auf die Kupferfolie 27 eine weitere Schicht 35 auflaminiert, die schwarzes bzw. Licht absorbierendes Material, z. B. Rußpartikel, enthält. Bei der in Fig. 3C dargestellten Laserbearbeitung wird auch die weitere Schicht 35 mitstrukturiert, um die Aussparungen 30 ober halb der LED-Halbleiterchips 11, 12 und 13 zu erzeugen.

In Fig. 3D wird die erste Metallisierungsschicht 32 abgeschieden und strukturiert, wie bereits weiter oben beschrieben wurde. Fig. 4A bis 4E zeigen schematisch ein weiteres Ausführungsbei spiel eines Verfahrens zur Herstellung einer Leiterplatte, das eine Weiterbildung des in Fig. 2A bis 2D gezeigten Verfahrens darstellt. Fig. 4E zeigt die mit dem Verfahren hergestellte Leiterplatte 400 im Querschnitt.

Fig. 4A zeigt die mit der ersten elektrisch isolierenden Schicht 26 sowie der Kupferfolie 27 verpressten LED-Halbleiterchips 11, 12 und 13, wobei die erste elektrisch isolierende Schicht 26 schwarzes bzw. Licht absorbierendes Material bzw. Füllstoff, z. B. Rußpartikel, enthält.

In Fig. 4B werden Aussparungen 30 mit Hilfe eines Laserstrahls erzeugt, um die ersten Hauptoberflächen 21 der LED-Halbleiter- chips 11, 12 und 13 freizulegen.

In Fig. 4C wird galvanisch die erste Metallisierungsschicht 32 auf den ersten Hauptoberflächen 21 der LED-Halbleiterchips 11, 12 und 13 sowie der Kupferfolie 10 erzeugt und strukturiert.

In Fig. 4D werden eine zweite elektrisch isolierende Schicht 36 sowie eine weitere Kupferfolie 37 auf die erste Metallisie rungsschicht 32 laminiert. Die zweite elektrisch isolierende Schicht 36 kann wie die erste elektrisch isolierende Schicht 26 schwarzes bzw. Licht absorbierendes Material bzw. Füllstoff enthalten .

Fig. 4E zeigt, dass mittels eines Laserstrahls Aussparungen 30 in der ersten elektrisch isolierenden Schicht 26 und außerdem Durchgangslöcher in der zweiten elektrisch isolierenden Schicht 36 erzeugt werden. Ferner wird eine zweite Metallisierungs schicht 38, beispielsweise aus Kupfer, auf die zweite elektrisch isolierende Schicht 36 aufgebracht und strukturiert. Die zweite Metallisierungsschicht 38 erstreckt sich in die Durchgangslö cher in der zweiten elektrisch isolierenden Schicht 36, wodurch Durchkontaktierungen 39 geschaffen werden, welche die erste und die zweite strukturierte Metallisierungsschicht 32 und 38 elektrisch miteinander verbinden.

Durch die zweite elektrisch isolierende Schicht 36, die zweite strukturierte Metallisierungsschicht 38 und eventuell weitere derartige Schichten kann ein Fan-Out-Bereich geschaffen werden, der es ermöglicht, externe Kontaktelemente 40 der Leiterplatte 400 außerhalb der Umrisse der LED-Halbleiterchips 11, 12 und 13 anzuordnen. Die Abstände benachbarter externer Kontaktelemente 40 können mindestens 250 pm betragen, um für Standardlötprozesse geeignet zu sein.

Fig. 5A und 5B zeigen eine Leiterplatte 500 im Querschnitt bzw. in einer Draufsicht. Die Leiterplatte 500 kann in einem Display eingesetzt werden.

Die Leiterplatte 500 enthält eine Pixel-Matrix mit einer Viel zahl von Pixeln 50. Jedes der Pixel 50 umfasst drei Subpixel, wobei die Subpixel jeweils aus den LED-Halbleiterchips 11, 12 bzw. 13 gebildet werden, die Licht mit den Farben rot, grün bzw. blau emittieren.

Die Leiterplatte 500 kann mit dem in Fig. 2A bis 2D dargestell ten Verfahren hergestellt werden.

BEZUGSZEICHENLISTE

10 Kupferfolie

11 LED-Halbleiterchip

12 LED-Halbleiterchip

13 LED-Halbleiterchip

15 Klebstoff

21 erste Hauptoberfläche

22 zweite Hauptoberfläche

23 Seitenfläche

24 Kontaktelement

26 erste elektrisch isolierende Schicht

27 Kupferfolie

30 Aussparung

31 Durchgangsloch

32 erste strukturierte Metallisierungsschicht

33 Lichtstrahl

35 Schicht

36 zweite elektrisch isolierende Schicht 37 Kupferfolie

38 zweite strukturierte Metallisierungsschicht

39 Durchkontaktierung

40 Kontaktelement

50 Pixel

100 Leiterplatte

200 Leiterplatte

300 Leiterplatte

400 Leiterplatte

500 Leiterplatte