Title:
半導体装置の動作方法
Document Type and Number:
Japanese Patent JP2024065044
Kind Code:
A
Abstract:
【課題】演算結果のばらつきを抑制した半導体装置の動作方法を提供する。【解決手段】第１、第２セルアレイ及び第１乃至第５回路を有する半導体装置の動作方法である。初めに、第４回路から第２セルアレイに第３基準データを書き込み、第１回路から第１セルアレイに第１基準データを書き込む。次に、第２回路から第１セルアレイに第２基準データが送信されて、第１セルアレイから第３回路に、第１基準データと第２基準データとの積和演算の結果が入力されて、第３回路から第２セルアレイに、当該積和演算の結果に応じた第４基準データが送信される。また、第２セルアレイから第５回路に、第３基準データと第４基準データとの積和演算の結果が入力されて、第５回路から当該積和演算の結果に応じた出力値が出力される。第１セルアレイの空いているセルに、出力値と期待値との差に応じた補正データを保持し、第１、第２セルアレイのそれぞれの補正係数を算出する。【選択図】図２７
More Like This:
Inventors:
Hidefumi Rikimaru
Seiko Inoue
Hiromitsu Godo
Yoshimoto Kurokawa
Seiko Inoue
Hiromitsu Godo
Yoshimoto Kurokawa
Application Number:
JP2023182018A
Publication Date:
May 14, 2024
Filing Date:
October 23, 2023
Export Citation:
Assignee:
Semiconductor Energy Laboratory Co., Ltd.
International Classes:
G06G7/60; G06G7/14; G06G7/16; G06N3/065